技術領域

本發明涉及半導體領域，特別是涉及一種利用超晶格結構材料制備的高質量SGOI及其制備方法。

背景技術

SOI(Silicon-On-Insulator，絕緣襯底上的硅)技術是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優點：可以實現集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。但是，根據國際半導體產業發展藍圖(ITRS2009)的規劃，集成電路已經逐步從微電子時代發展到了微納米電子時代，現有的體硅材料和工藝正接近它們的物理極限，遇到了嚴峻的挑戰。

從材料角度來說，我們需要從傳統的單晶硅材料拓展到新一代硅基材料。SiGe材料由于其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關注，目前制備低缺陷密度的高質量弛豫鍺硅主要采用鍺濃度梯度遞增生長方法，但是通常幾個微米的生長厚度，不但增加了生產成本，而且會由于鍺硅的較差的熱導性影響器件性能；離子注入和鍵合是一種有效的層轉移方法，但是較高的注入劑量，增加了生產時間和成本。因此，需求一種低成本、低缺陷、厚度可控的SiGe材料有著十分重大的意義。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種利用超晶格結構材料制備的高質量SGOI及其制備方法，用于解決現有技術中鍺硅材料生長厚度過大，生產成本高的問題。

為實現上述目的及其他相關目的，本發明提供一種利用超晶格結構材料制備的高質量SGOI的制備方法，至少包括以下步驟：1)提供第一襯底，在所述第一襯底上按周期交替形成Ge層與Si_1-xGe_x層，或按周期交替形成Si層與Si_1-xGe_x層，其中，0＜x＜1，且各該Si_1-xGe_x層中Ge組分依據x的取值遞增而遞增，直至形成一頂Si_1-yGe_y層，其中，x＜y＜1，以獲得SiGe超晶格結構；2)在所述頂Si_1-yGe_y層上形成Si_1-mGe_m層，其中，m＜y，然后對所得結構進行退火處理或離子注入加退火處理，以使所述Si_1-mGe_m層產生弛豫；3)提供具有絕緣層的第二襯底，鍵合所述絕緣層與Si_1-mGe_m層；4)對所述第一襯底或SiGe超晶格結構的預設界面進行剝離，并對剝離表面進行拋光，以去除所述第一襯底及SiGe超晶格結構，以完成SGOI的制備。

在本發明的制備方法中，所述Ge層或Si層與各該Si_1-xGe_x層的厚度均為5nm～15nm。

在本發明的制備方法中，在650～700℃下形成所述Ge層或Si層與Si_1-xGe_x層，在500～550℃下形成所述Si_1-mGe_m層。

在本發明的制備方法中，所述步驟2)中的退火溫度為800～900℃。

優選地，所述頂Si_1-yGe_y層中Ge組分y為0.4＜y＜0.5。

在本發明的制備方法中，所述Si_1-mGe_m層中Ge組分m為0.2＜m＜0.3，所述Si_1-mGe_m層厚度為100～150nm。

在本發明的制備方法中，所述步驟4)中采用智能剝離技術對對所述第一襯底或SiGe超晶格結構的預設界面進行剝離。

優選地，所述步驟4)還包括腐蝕步驟，以去除所述第一襯底及SiGe超晶格結構。

本發明還提供一種利用超晶格結構材料制備的高質量SGOI，包括具有絕緣層的襯底，其特征在于，所述絕緣層的表面鍵合有Si_1-mGe_m層，其中，Si_1-mGe_m層中Ge組分m為0＜m＜1。