本發明的實施例提供了一種集成電路結構，包括：在第一方向上延伸的第一多個單元行，第一多個單元行的每個均具有第一行高度并且包括設置在其中的多個第一單元；以及在第一方向上延伸的第二多個單元行，第二多個單元行的每個均具有與第一行高度不同的第二行高度，并且包括設置在其中的多個第二單元。多個第一單元包括第一多個有源區域，第一多個有源區域的每個均在第一方向上連續地延伸橫跨多個第一單元，并且，多個第二單元包括第二多個有源區域，第二多個有源區域的每個均在第一方向上連續地延伸橫跨多個第二單元。本發明的實施例還提供了集成電路結構的設計系統。

技術領域

本發明的實施例總體涉及半導體領域，更具體地，涉及集成電路及其設計系統。

背景技術

通常，電子設計自動化(EDA)工具幫助半導體設計者對期望的電路進行純粹的行為描述，并且致力于形成準備制造的電路的成品布局。該工藝通常采用電路的行為描述并且將其轉換為功能描述，然后將功能描述分解為數千個布爾函數并且映射至相應的使用標準單元庫的單元行。一旦映射，則實施合成以將結構設計轉換為物理布局，構建時鐘樹以使各結構元素同步，并且在布局后優化設計。

為了避免來自相應不同單元庫的單元之間的未對準，通常使用來自標準單元庫的單元，該單元具有等于單元行高度(下文中稱為“行高度”)的單元高度。因此，通常在相對早期的設計階段決定哪個“單個”單元高度用于設計，從而也固定對應的行高度。然而，通過使用僅單個單元高度，必須在電路性能、電路功率和制造工藝之間進行一些折衷。例如，可以通過沿著單元行并排設置多個單元來形成面向性能的電路，每個單元均具有較多數量的有源區域(例如，鰭)；并且可以通過沿著單元行并排設置多個單元形成面向功率/面積的電路，每個單元均具有較少數量的有源區域。

因此，為了設計消耗低功率并且占據小面積而不犧牲其性能的電路(例如，面向平衡的電路)，通常進行各種設計折衷。例如，具有較少數量的鰭的第一多個單元交替地設置在具有較多數量的有源區域的第二多個單元之間。這種布局導致第二多個單元中的一個或多個有源區域(通常稱為“斷裂的鰭”，或更一般地，“斷裂的有源區域”)的延伸不連續，這可能不利地降低電路的性能(由于斷裂的鰭引起的松弛應變/應力)。因此，使用單元來設計電路的傳統技術并不完全令人滿意。

發明內容

根據本發明的一個方面，提供了一種集成電路結構，包括：第一多個單元行，在第一方向上延伸，所述第一多個單元行的每個單元行均具有第一行高度并且包括設置在其中的多個第一單元；以及第二多個單元行，在所述第一方向上延伸，所述第二多個單元行的每個單元行均具有與所述第一行高度不同的第二行高度，并且包括設置在其中的多個第二單元，其中，所述多個第一單元包括第一多個有源區域，所述第一多個有源區域的每個有源區域均在所述第一方向上連續地延伸橫跨所述多個第一單元，并且，所述多個第二單元包括第二多個有源區域，所述第二多個有源區域的每個有源區域均在所述第一方向上連續地延伸橫跨所述多個第二單元。

根據本發明的另一個方面，提供了一種集成電路結構，包括：多個第一單元，每個第一單元均具有第一單元高度，其中，第一單元行中的所述多個第一單元中的第一子集沿著第一方向設置；以及多個第二單元，每個第二單元均具有與所述第一單元高度不同的第二單元高度，其中，與所述第一單元行不同的第二單元行中的所述多個第二單元的第二子集沿著所述第一方向設置，其中，所述多個第一單元的每個第一單元均包括第一多個有源區域，所述第一多個有源區域的每個有源區域均連續地延伸橫跨所述多個第一單元的第一子集，并且，所述多個第二單元的每個第二單元均包括第二多個有源區域，所述第二多個有源區域的每個有源區域均連續地延伸橫跨所述多個第二單元的第二子集。