[其他]指令處理器無效
| 申請?zhí)枺?/td> | 85102313 | 申請日： | 1985-04-01 |
| 公開（公告）號： | CN85102313B | 公開（公告）日： | 1988-05-04 |
| 發(fā)明（設(shè)計）人： | 栗山和則;和田健一;小岡彰 | 申請（專利權(quán)）人： | 株式會社日立制作所 |
| 主分類號： | G06F9/38 | 分類號： | G06F9/38 |
| 代理公司： | 中國專利代理有限公司 | 代理人： | 李先春 |
| 地址： | 日本東京都千*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | 給要求兩個或者更多操數(shù)的指令的每個操作數(shù)，分別提供地址計算加法器和緩沖存貯器。在翻譯指令的處理中，地址計算和對第一個、第二個操作數(shù)的取操作，實質(zhì)上是異步送行的。因而每幾個第二個操作數(shù)的每次取操作數(shù)所化的額外化費可以采用一組地址加法器獨立或同步完成地址計算和取數(shù)操作的方法來扣掉，而且，采用一個操作步驟能夠省掉用來從操作數(shù)緩沖四分離并得到一個字節(jié)的線路，在該操作步驟中，第一個操作數(shù)的一個字節(jié)取出并存入暫存存貯器中，這存貯器提供其中存貯的數(shù)據(jù)給地址加法器。 | ||
| 搜索關(guān)鍵詞： | 指令 處理器 | ||
【主權(quán)項】：
1.一種流水線指令處理器，其特征在于它包括：各自作為保持操作數(shù)數(shù)據(jù)項用的第一和第二緩沖存儲器；連到所說第一緩沖存儲器的第一地址裝置，在響應所加的第一或第二類指令時，順序地產(chǎn)生和提供應第一或第二類指令請求的第一數(shù)據(jù)項的地址，以便從所說第一存儲器順序地讀出第一操作數(shù)數(shù)據(jù)項；可與所說第一地址裝置同時操作并連到所說第一和第二緩沖存儲器的第二地址裝置，在響應要加到所說第一地址裝置的第一類指令時，為所說第二緩沖存儲器順序地產(chǎn)生和提供應第一類指令請求的第二操作數(shù)數(shù)據(jù)項地址，而每次都同步產(chǎn)生相應于第一操作數(shù)數(shù)據(jù)項的地址，使得第二操作數(shù)數(shù)據(jù)項順序地從所說第二緩沖存儲器讀出，而每次都與從所說第一緩沖存儲器讀出一個相應的第一操作數(shù)數(shù)據(jù)項同步，在響應要被加到第一地址裝置的第二類指令時，從所說第一緩沖存儲器讀出第一操作數(shù)數(shù)據(jù)項中的每一項，為所說第二存儲器順序地產(chǎn)生和提供應第二類指令請求的第二操作數(shù)數(shù)據(jù)項的地址，每次都與相應讀出第一操作數(shù)數(shù)據(jù)項有關(guān)，使得第二操作數(shù)數(shù)據(jù)項順序地從所所說第二緩沖存儲器讀出，具每次在響應時，都從所說第一緩沖存儲器讀出一個相應的第一操作數(shù)數(shù)據(jù)項；連到第一和第二緩沖存儲器的操作裝置，在響應要加到所說第一地址裝置的第一類指令時，順序地進行應第一類指令請求、從所說第一緩沖存儲器讀出的一對第一操作數(shù)數(shù)據(jù)項以及從所說第二緩沖存儲器同步讀出的一個相應的第二操作數(shù)數(shù)據(jù)項的操作，使得相應于操作結(jié)果的第三操作數(shù)數(shù)據(jù)項順序地提供給所說第一緩沖存儲器，在響應加到所說第一地址裝置的第二類指令時，順序地將從所說第二緩沖存儲器讀出的第二操作數(shù)數(shù)據(jù)項傳送到所說第一緩沖存儲器；以及連到所說第一地址裝置和所說第一緩沖存儲器的傳送裝置，在響應
下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會員可以免費下載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于株式會社日立制作所，未經(jīng)株式會社日立制作所許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/patent/85102313/，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
