[發(fā)明專利]具有金屬－絕緣體－金屬電容的半導(dǎo)體器件

無效

• 申請?zhí)枺?/td>: 98115145.0
• 申請日: 1998-05-29
• 公開（公告）號: CN1208964A
• 公開（公告）日: 1999-02-24
• 發(fā)明（設(shè)計）人: 西村武史;巖田直高
• 申請（專利權(quán)）人: 日本電氣株式會社
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L21/8239
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 葉愷東,王岳

本發(fā)明涉及一種具有金屬-絕緣體-金屬(MIM)電容器的半導(dǎo)體器件，所說電容器具有用于微波范圍的高電容率膜，還涉及制造這種半導(dǎo)體器件的方法。

眾所周知，MIM電容器具有高電容率膜，即具有高介電常數(shù)的薄膜，例如由BaTiO₃、SrTiO₃、(Sr_xBa_1-x)TiO₃、PbTiO₃、Pb(Zr_xTi_1-x)O₃、SrBi₂Ti_2-xNb_xO₉構(gòu)成的薄膜，并且優(yōu)點是每單位面積具有較高的電容。MIM電容器一般用于例如存儲器等高密度集成電路，用于微波范圍。例如“IBM?Joumal?ofResearch?and?Development”,Nov.1969,pp686-695報道了這種具有SrTiO₃膜的電容器。據(jù)報道，除此之外，因為濺射的SrTiO₃和(Sr_xBa_1-x)TiO₃膜可以在作為GaAs襯底分解溫度的650℃以下形成，所以這些膜尤其有用。

制造具有MIM電容器和FET或有源元件的半導(dǎo)體器件的常規(guī)工藝一般包括在形成具有下電極、電容絕緣膜和上電極的MIM電容器后形成FET或有源元件的步驟。某些情況下，在形成FET或雙極晶體管前，可能要形成為在其上形成互連所需要的附加處理膜例如絕緣膜。上電極和下電極的通孔一般利用CHF₃和H₂的混合氣體一步形成。為得到完美的通孔，一般采用100％的過腐蝕，考慮到腐蝕通孔的時間應(yīng)足以暴露下電極所，以腐蝕時間是正常時間長度的兩倍。

具有這種MIM電容器的常規(guī)半導(dǎo)體器件中，由于在形成處理膜之前利用氫氟酸溶液預(yù)處理襯底表面時從高電容率膜中洗出的雜質(zhì)元素和堿土金屬的緣故，有時會在晶體管(FET)區(qū)發(fā)現(xiàn)沾污，造成了FET特性的退化。

另外，形成高電容率膜期間的高襯底溫度使得襯底上發(fā)生漏電流，妨礙了有源元件間的充分絕緣。而且，設(shè)置成與襯底接觸的下電極限定了包括此電容器的電路的構(gòu)形，因此限制造了電路設(shè)計的選擇性。另外，由于離子損傷或還原氣體的緣故，對于下電極的100％過腐蝕會造成對上電極的200-400％的過腐蝕，損傷高電容率膜和上電極，造成MIM電容器的較大漏電流。

本發(fā)明的目有是提供一種具有MIM電容器的半導(dǎo)體器件，能夠使形成的有源區(qū)幾乎沒有沾污，并具有很好的漏電流特性。

本發(fā)明再一目的是提供一種制造這種半導(dǎo)體器件的方法。

本發(fā)明提供一種半導(dǎo)體器件，包括：襯底；位于襯底上的金屬-絕緣體-金屬(MIM)電容，其具有下電極、電容器絕緣體和上電極；覆蓋MIM電容器的第一介質(zhì)膜，具有從下電極邊緣突起的邊緣；形成于第一介質(zhì)膜和襯底上的第二介質(zhì)膜，第二介質(zhì)膜具有用于暴露部分襯底的第一開口；及具有通過第一開口與所說部分襯底接觸的電極的晶體管。

本發(fā)明還提供一種制造半導(dǎo)體器件的方法，包括以下步驟：形成位于襯底上的金屬-絕緣體-金屬(MIM)電容器，該電容器具有下電極、電容器絕緣膜及上電極；形成覆蓋MIM電容器且具有從下電極邊緣突起的邊緣的第一介質(zhì)膜；在第一介質(zhì)膜和襯底上形成第二介質(zhì)膜，第二介質(zhì)膜具有暴露部分襯底的第一開口；形成具有通過第一開口與所說部分襯底接觸的電極的晶體管。

根據(jù)本發(fā)明或由本發(fā)明方法制造的半導(dǎo)體器件中，尤其是在預(yù)處理襯底表面期間，借助覆蓋MIM電容器的第一介質(zhì)膜，可以抑制晶體管區(qū)上來自MIM電容器的沾污。

結(jié)合附圖，從下面的說明中可以更清楚本發(fā)明的上述目的和其它目的、特點及優(yōu)點。

圖1A-1E是根據(jù)本發(fā)明第一實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；

圖2A-2E是根據(jù)本發(fā)明第二實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；

圖3A-3E是根據(jù)本發(fā)明第三實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；

圖4A-4E是根據(jù)本發(fā)明第四實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；

圖5A-5E是根據(jù)本發(fā)明第五實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；

圖6A-6E是根據(jù)本發(fā)明第六實施例處于制造工藝的各連續(xù)步驟的半導(dǎo)體器件的剖面圖；