[發明專利]具有過量的A－位及B－位調節劑的ABO3薄膜及其制造方法

無效

• 申請號: 95194766.4
• 申請日: 1995-06-30
• 公開（公告）號: CN1083161C
• 公開（公告）日: 2002-04-17
• 發明（設計）人: 吾妻正道;C·帕斯迪阿勞霍;M·C·斯各特
• 申請（專利權）人: 西梅特里克司有限公司;松下電器產業株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242;H01L21/316
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 鐘守期,羅才希

發明背景

1.發明領域

本發明涉及用于集成電路的薄膜的制造，更具體地講是用于集成電路中的高介電常數電容器的材料的制造。

2.問題的說明

金屬氧化物材料，例如鈦酸鋇鍶(“BST”)對制造高介電常數的集成電路薄膜電容器已變得十分重要。這種電容器對制造例如DRAM之類的集成電路存儲器十分有用。可參閱例如Kuniaki?Koyama等人的“用于256M?DRAM的含(Ba_xSr_1-x)TiO₃的堆疊電容器”，發表在IDEM(國際電子元件會議)技術文摘，1991年12月，第32.1.1-32.1.4頁及授權給Shogo?Matsubara等人的美國專利No.5,122,923。用于DRAM集成電路中的電容器是決定每個DRAM元件的尺寸的起決定性作用的組成部分。為了縮小DRAM元件的尺寸從而提高集成電路中的DRAM元件密度，需要減小電容器的尺寸。通過提高用在電容器介電層中的材料的介電常數以便使具有所需的介電性能的電容器的表面面積減小，可以達到縮小電容器大小的目的。先前的提高材料的介電常數的方法也增大了材料的漏電電流。過量的漏電使材料不適于用在集成電路中的電容器，特別不適于用在DRAM元件中的電容器。在本領域中現在的問題是增大材料的介電常數，甚至是對例如BST的高介電常數材料而言，而不能使它的漏電電流明顯增大。

3.問題的解決方案

本發明在從前的制造BST的方法的基礎上加以改進以提高用于如DRAM的集成電路存儲器中的介電材料的介電常數，這是通過將過量的A-位及B-位材料與用來制造介電層的液體前體，即鋇、鍶和鈦混合來達到的。過量的A-位及B-位材料增大了電容器的介電層的介電常數的實部而幾乎不影響或不影響漏電電流。很明顯可以加入過量的B-位摻雜劑而不需加入過量的A-位摻雜劑。

本發明的方法包括將如鋇、鈦的過量的A-位及B-位材料與液態含鋇、鍶和鈦的前體混合形成均勻的適合于轉涂淀積方法的液體。適用于這種方法的液態前體優選為金屬羧酸鹽或金屬醇鹽。US?5,514,822提出在制造BST中使用一種烷氧基羧酸鹽液態前體和轉涂方法。本發明采用類似的“轉涂”制造方法，能更準確地控制集成電路電容器的BST介電層中過量A-位及B-位材料的結構及分布。

過量A-位材料或過量B-位材料的含量優選為大于零(即約0.01mol％)到100mol％，基數是滿足通式ABO₃的化學計量，其中A(A-位材料)，B(B-位材料)及氧之間的摩爾比為1∶1∶3。因此，A-位材料的總量優選為來自通式的化學計量的約100.01到約200％。過量的A-位材料含量更優選為化學計量的約0.1到20mol％，最優選為約1到3mol％。同樣，過量的B-位材料含量優選為化學計量的0.01到100mol％，更優選約0.1到20mol％，最優選約1到3％。

包含過量的A或B材料的前體溶液優選通過利用轉涂方法加到基底上以形成薄膜。然后將包覆的基底優選加熱到100℃到500℃以除去應用的薄膜中的有機物殘余物。優選將薄膜在溫度約600℃到850℃，在氧環境中進行熱處理。這些方法可制成高質量的介電物質，如具有過量的A-位及B-位材料的BST，其提供十分優越的介電性能，適用于如DRAM的集成電路電容器。本發明還有許多其它的特征，目的及優點，將通過以下說明書結合附圖加以詳細介紹。

附圖的簡要描述

圖1.按照本發明制造的一個集成電路電容器的截面圖；

圖2.按照本發明制造的集成電路電容器的另一個實施方案的截面圖，其包括低漏電的介電緩沖層；

圖3.另一個作為范例的本發明實施方案的截面圖，其包括一個帶附著層及壘層的集成電路電容器；

圖4.按照本發明制造分別帶有過量A-位及B-位材料的BST電容器的流程圖；

圖5.按照本發明制造的BST電容器的曲線圖，即介電常數ε及損耗因子，tanδ與過量的A-位及B-位材料中的過量的鈦含量；

圖6.按照本發明制造的BST電容器的曲線圖，即介電常數ε及損耗因子，tanδ與過量的B-位材料中的過量的鈦含量；

圖7.用Dy₂O₃-Cr₂O₃及鈦摻雜劑制成的電容器的曲線圖，即介電常數及電流密度與電容器中摻雜劑濃度。

優選實施方案的詳述