[發(fā)明專利]一種基于FPGA的加速量子啟發(fā)式求解方法及其裝置有效
| 申請(qǐng)?zhí)枺?/td> | 202310586541.6 | 申請(qǐng)日： | 2023-05-24 |
| 公開（公告）號(hào)： | CN116341286B | 公開（公告）日： | 2023-08-25 |
| 發(fā)明（設(shè)計(jì)）人： | 苗子博;劉梓璇;潘宇;崔巍 | 申請(qǐng)（專利權(quán)）人： | 哈爾濱工業(yè)大學(xué)（深圳）（哈爾濱工業(yè)大學(xué)深圳科技創(chuàng)新研究院） |
| 主分類號(hào)： | G06F30/20 | 分類號(hào)： | G06F30/20;G06N10/60;G06F111/08;G06F119/12;G06F111/04;G06F119/08 |
| 代理公司： | 深圳市深聯(lián)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44357 | 代理人： | 張琪 |
| 地址： | 518000 廣東省深圳市南*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 fpga 加速 量子 啟發(fā)式 求解 方法 及其 裝置 | ||
1.一種基于FPGA的加速量子啟發(fā)式求解裝置，其特征在于，所述基于FPGA的加速量子啟發(fā)式求解裝置包括：
狀態(tài)變化計(jì)算模塊(100)，所述狀態(tài)變化計(jì)算模塊(100)包括第一哈密頓量計(jì)算塊(110)、第一反相器(120)、第二哈密頓量計(jì)算塊(130)和加法器(140)，所述第一哈密頓量計(jì)算塊(110)、所述第一反相器(120)和所述加法器(140)的第一輸入端依次連接，所述第二哈密頓量計(jì)算塊(130)和所述加法器(140)的第二輸入端連接，所述第一哈密頓量計(jì)算塊(110)的輸入端為原狀態(tài)時(shí)自旋子的自旋狀態(tài)，所述第二哈密頓量計(jì)算塊(130)的輸入端為待確認(rèn)的自旋子自旋狀態(tài)；
判斷模塊(200)，所述判斷模塊(200)包括負(fù)值判斷器(210)和隨機(jī)判斷器(220)，所述負(fù)值判斷器(210)的第一輸入端和所述隨機(jī)判斷器(220)的第一輸入端分別與所述加法器(140)的輸出端連接；
二選一模塊(300)，所述二選一模塊(300)包括第一或門(310)、第二反相器(320)、第一與門(330)、第二與門(340)、第二或門(350)和觸發(fā)器(360)，所述負(fù)值判斷器(210)的輸出端與所述第一或門(310)的第一輸入端連接，所述隨機(jī)判斷器(220)的輸出端與所述第一或門(310)的第二輸入端連接，所述第一或門(310)的輸出端與所述第二反相器(320)的輸入端連接，所述第二反相器(320)的輸出端與所述第一與門(330)的第二輸入端連接，所述第一與門(330)的第一輸入端與所述第一哈密頓量計(jì)算塊(110)的輸入端連接，所述第一與門(330)的輸出端與所述第二或門(350)的第一輸入端連接，所述第一或門(310)的輸出端與所述第二與門(340)的第一輸入端連接，所述第二與門(340)的第二輸入端與所述第二哈密頓量計(jì)算塊(130)的輸入端連接，所述第二與門(340)的輸出端與所述第二或門(350)的第二輸入端連接，所述第二或門(350)的輸出端與所述觸發(fā)器(360)的第一輸入端連接，所述觸發(fā)器(360)的輸出端為新狀態(tài)時(shí)自旋子的自旋狀態(tài)。
2.根據(jù)權(quán)利要求1所述的基于FPGA的加速量子啟發(fā)式求解裝置，其特征在于，
所述第一哈密頓量計(jì)算塊(110)包括第一累加器模塊，所述第二哈密頓量計(jì)算塊(130)包括第二累加器模塊。
3.根據(jù)權(quán)利要求1所述的基于FPGA的加速量子啟發(fā)式求解裝置，其特征在于，
所述負(fù)值判斷器(210)包括第一輸入端、第二輸入端和輸出端，所述負(fù)值判斷器(210)的第一輸入端與所述加法器(140)的輸出端連接，所述負(fù)值判斷器(210)的第二輸入端與零值連接，所述負(fù)值判斷器(210)的輸出端與所述第一或門(310)的第一輸入端連接。
4.根據(jù)權(quán)利要求1所述的基于FPGA的加速量子啟發(fā)式求解裝置，其特征在于，
所述隨機(jī)判斷器(220)包括查找表(221)、隨機(jī)數(shù)發(fā)生器(222)和正值判斷器(223)，所述加法器(140)的輸出端與所述查找表(221)的第一輸入端連接，所述查找表(221)的輸出端與所述正值判斷器(223)的第一輸入端連接，所述隨機(jī)數(shù)發(fā)生器(222)的輸出端和所述正值判斷器(223)的第二輸入端連接，所述正值判斷器(223)的輸出端與所述第一或門(310)的第二輸入端連接。
5.根據(jù)權(quán)利要求4所述的基于FPGA的加速量子啟發(fā)式求解裝置，其特征在于，
還包括時(shí)鐘輸入端，所述查找表(221)的第二輸入端和所述觸發(fā)器(360)的第二輸入端分別與所述時(shí)鐘輸入端連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于哈爾濱工業(yè)大學(xué)（深圳）（哈爾濱工業(yè)大學(xué)深圳科技創(chuàng)新研究院），未經(jīng)哈爾濱工業(yè)大學(xué)（深圳）（哈爾濱工業(yè)大學(xué)深圳科技創(chuàng)新研究院）許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202310586541.6/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
