[發明專利]基于PAD功能矩陣的集成控制芯片外設自測試方法及裝置

有效

• 申請號: 202310515108.3
• 申請日: 2023-05-09
• 公開（公告）號: CN116243147B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 蔣曉偉
• 申請（專利權）人: 武漢芯必達微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 徐瑛

本發明公開一種基于PAD功能矩陣的集成控制芯片外設自測試方法及裝置，所述方法包括：將至少兩個待測外設的輸入和輸出分別與PAD功能矩陣互連，以形成PAD回環；配置所述PAD回環內的PAD數據方向；執行功能測試程序，并讀取測試結果。本發明通過PAD功能矩陣完成待測外設的數據分發，將不同待測外設通過PAD互聯，通過內部主機控制功能測試程序，完成整個芯片的自測試。本發明通過PAD功能矩陣實現外設自測試，減少了PAD測試的pattern，降低了測試成本和測試復雜度。本發明基于功能進行測試，可以從芯片功能的角度去測試整個芯片，直觀看到芯片整體功能是否能正常運行，且可以作為對DFT測試的補充，覆蓋DFT測試無法覆蓋的部分。

技術領域

本發明屬于半導體設計和測試領域，具體為一種基于PAD功能矩陣的集成控制芯片外設自測試方法及裝置。

背景技術

大型集成控制芯片往往外設多，管腳豐富，大量的管腳和與其相關的功能測試是一個非常繁瑣和耗時的工作。隨著現代科學技術的發展，芯片管腳數量越來越多，更有甚者管腳數量達到了大幾百個，給外設測試和管腳測試帶來了非常大的挑戰。

車規級芯片相較于普通芯片，其測試更為嚴格。現有車規級芯片測試方法主要使用DFT（Design?for?Test，可測性設計）測試技術，雖然采用DFT測試可以覆蓋絕大部分測試邏輯，但是由于方法和工具本身原因，其覆蓋率無法達到100%，一些無法通過DFT覆蓋的邏輯（如復雜邏輯和功能選擇邏輯等）需要使用其他方式去覆蓋，以達到車規級芯片測試需求。并且，DFT測試不是基于功能去測試，無法直觀看到芯片整體功能是否能正常運行。

針對上述現狀，目前大部分廠商采用運行程序或其他方式，通過電路功能測試去覆蓋DFT測試中無法測試的點，主要包括機臺測試和PCB板測試兩種方式。

機臺測試主要分成兩部分，一部分是機臺的數據交互，用于激勵的輸入和控制；一部分是數據觀測部分，主要是PAD（芯片管腳）輸出不同的電平變化用來測試是否正常，在CP（Circuit?Probing，晶圓測試）階段和FT（Final?Test，封裝測試）階段這種方法均有效，但是測試PAD越多，測試效率越低。舉例來說，現在CP測試階段是探針測試，若一個機臺有64個探針，一個芯片測試需要4個探針，則一個機臺一次只能測試16個芯片。若在外設測試中需要模擬外設通信可觀測外設狀態來實現測試功能是否正常，則外設測試還需要增加測試口，比如增加外設后，測試IO數量編程8，那么一個機臺一次就只能測試8個芯片，導致測試效率嚴重降低。

進一步來說，在CP和FT測試階段，需要開發人員開發測試激勵，當測試PAD過多的時候，測試激勵會變得復雜，開發測試向量的難度會增加，同時導致人為失誤的風險增加，測試人力成本也會增加。

另外，大型集成控制芯片PAD數量多，全部用機臺給激勵測試覆蓋的話，需要大量的測試pattern（時序）。

PCB板測試主要是在PCB上使用第三方標準芯片與待測試芯片通信，與機臺測試一樣，使用通信觀測的方式來判斷芯片是否工作正常。

對于大型集成控制芯片，PAD資源非常豐富，對其測試需要大量的外圍電路，比如一個芯片有5組I2C，這樣每組I2C都需要額外的走線和上拉電阻，增加了PCB設計和測試復雜度。

發明內容

為克服上述現有技術的不足，本發明提供一種基于PAD功能矩陣的集成控制芯片外設自測試方法及裝置，用以解決上述至少一個技術問題。

根據本發明說明書的一方面，提供一種基于PAD功能矩陣的集成控制芯片外設自測試方法，所述方法包括：

將至少兩個待測外設的輸入和輸出分別與PAD功能矩陣互連，以形成PAD回環；

配置所述PAD回環內的PAD數據方向；

執行功能測試程序，并讀取測試結果。