[發明專利]半導體存儲裝置及使半導體存儲裝置中的第1配線及第2配線的電壓升壓的方法

在審

• 申請號: 202310513846.4
• 申請日: 2019-06-25
• 公開（公告）號: CN116524976A
• 公開（公告）日: 2023-08-01
• 發明（設計）人: 吉原宏;天野哲哉
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/08;G11C16/30
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體存儲裝置，具備：

第1字線，電連接于第1記憶胞；

第2字線，電連接于第2記憶胞；以及

電壓產生電路，構成為向電連接于所述第1字線的第1配線供給第1電壓，且向電連接于所述第2字線的第2配線供給第2電壓，

其中所述電壓產生電路包含：

第1調節器，構成為向所述第1配線輸出所述第1電壓，并且與所述第1電壓對應而輸出第1信號，

第2調節器，構成為向所述第2配線輸出所述第2電壓，并且與所述第2電壓對應而輸出第2信號，以及

開關電路，包含：第1晶體管，電連接于所述第1配線與所述第2配線之間；以及第2晶體管與第3晶體管，并聯電連接于所述第1晶體管的柵極與接地電壓端之間；

且分別根據所述第1信號及所述第2信號接通/斷開。

2.根據權利要求1所述的半導體存儲裝置，其中

所述第1調節器包含：第1放大電路，構成為基于所述第1電壓與第1參考電壓之間的電壓差，輸出所述第1信號，且

所述第2調節器包含：第2放大電路，構成為基于所述第2電壓與第2參考電壓之間的電壓差，輸出所述第2信號。

3.根據權利要求2所述的半導體存儲裝置，其中所述第1信號隨著所述第1電壓的變化而連續地發生變化，且所述第2信號隨著所述第2電壓的變化而連續地發生變化。

4.一種使半導體存儲裝置中的第1配線及第2配線的電壓升壓的方法，所述半導體存儲裝置包含：第1字線，電連接于第1記憶胞及所述第1配線；以及第2字線，電連接于第2記憶胞及所述第2配線；所述方法具備：當所述第1配線與所述第2配線處于導電狀態時，增大對所述第1配線及所述第2配線施加的第1電壓；

在增大所述第1電壓時，產生隨著所述第1電壓的變化而連續地發生變化的第1信號及隨著所述第2電壓的變化而連續地發生變化的第2信號；以及

基于所述第1信號，電斷開所述第1配線與所述第2配線以使得所述第1配線與所述第2配線處于不導電狀態。

5.根據權利要求4所述的方法，還具備：

基于所述第1信號切斷對所述第1配線供給的電源，以及

基于所述第2信號切斷對所述第2配線供給的電源。

6.根據權利要求5所述的方法，還具備：

基于輸入到行解碼器的地址接通第1晶體管，以將所述第1電壓從所述第1配線傳輸到所述第1字線；以及

基于輸入到所述行解碼器的所述地址接通第2晶體管，以將所述第2電壓從所述第2配線傳輸到所述第2字線。