[發(fā)明專利]基于氧化物二維電子氣晶體管的3D DRAM陣列及其制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202310437227.1
• 申請(qǐng)日: 2023-04-23
• 公開（公告）號(hào): CN116419567A
• 公開（公告）日: 2023-07-11
• 發(fā)明（設(shè)計(jì)）人: 祝心怡;朱顥;孫清清
• 申請(qǐng)（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號(hào): H10B12/00
• 分類號(hào): H10B12/00
• 代理公司: 北京得信知識(shí)產(chǎn)權(quán)代理有限公司 11511
• 代理人: 孟海娟

1.一種基于氧化物二維電子氣晶體管的3D?DRAM陣列制備方法，其特征在于，包括以下步驟：

形成以氧化物異質(zhì)薄膜界面的二維電子氣為溝道的氧化物二維電子氣晶體管；

將兩個(gè)氧化物二維電子氣晶體管分別作為寫晶體管和讀晶體管，互連形成2T0C?DRAM單元；

利用低K介質(zhì)實(shí)現(xiàn)DRAM陣列的層間隔離，然后重復(fù)單層DRAM器件的工藝步驟進(jìn)行DRAM陣列的堆疊；

通過接觸孔引出晶體管電極，通過通孔連接各層DRAM陣列的布線層，為堆疊的各層DRAM陣列提供電氣連接，獲得基于氧化物二維電子氣晶體管的3D?DRAM陣列。

2.根據(jù)權(quán)利要求1基于氧化物二維電子氣晶體管的3D?DRAM陣列制備方法，其特征在于，

制備氧化物二維電子氣晶體管包括以下步驟：

在襯底上形成底層氧化物薄膜；

在所述底層氧化物薄膜兩側(cè)的襯底上形成源極和漏極，并使其部分覆蓋所述底層氧化物薄膜；

形成頂層氧化物薄膜，使其覆蓋底層氧化物薄膜表面，其中，頂層氧化物薄膜與底層氧化物薄膜在界面處形成二維電子氣溝道；

金屬柵，形成在源極和漏極之間的頂層氧化物薄膜上。

3.根據(jù)權(quán)利要求1基于氧化物二維電子氣晶體管的3D?DRAM陣列制備方法，其特征在于，

2T0C?DRAM單元中，寫晶體管的源極連接讀晶體管的柵極，讀晶體管的柵極氧化物電容作為存儲(chǔ)電容，通過其充放電寫入邏輯“1”和“0”，在讀寫操作過程中，通過監(jiān)測(cè)讀晶體管的漏極電流間接評(píng)估存儲(chǔ)節(jié)點(diǎn)的變化；

寫晶體管的柵極連接到寫字線，漏極的連接到寫位線，讀晶體管的源極連接讀字線，漏極連接讀位線。

4.根據(jù)權(quán)利要求2所述的氧化物二維電子氣晶體管制備方法，其特征在于，

所述底層氧化物薄膜為TiO₂、ZnO、In₂O₃、WO₃或Ga₂O₃。

5.根據(jù)權(quán)利要求2所述的氧化物二維電子氣晶體管制備方法，其特征在于，

所述頂層氧化物薄膜為Al₂O₃。

6.一種基于氧化物二維電子氣晶體管的3D?DRAM陣列，其特征在于，

由多層DRAM陣列以低K介質(zhì)為層間隔離堆疊而成，通過接觸孔引出晶體管電極，通過通孔連接各層DRAM陣列的布線層，為堆疊的各層DRAM陣列提供電氣連接，

單層DRAM陣列由無電容2T0C?DRAM單元構(gòu)成；

無電容2T0C?DRAM單元由分別作為寫晶體管和讀晶體管的兩個(gè)氧化物二維電子氣晶體管無電容互連而成；

其中，氧化物二維電子氣晶體管以氧化物異質(zhì)薄膜界面的二維電子氣為溝道。

7.根據(jù)權(quán)利要求6所述的基于氧化物二維電子氣晶體管的3D?DRAM陣列，其特征在于，

2T0C?DRAM單元中，寫晶體管的源極連接讀晶體管的柵極，讀晶體管的柵極氧化物電容作為存儲(chǔ)電容，通過其充放電寫入邏輯“1”和“0”，在讀寫操作過程中，通過監(jiān)測(cè)讀晶體管的漏極電流間接評(píng)估存儲(chǔ)節(jié)點(diǎn)的變化；

寫晶體管的柵極連接到寫字線，漏極的連接到寫位線，讀晶體管的源極連接讀字線，漏極連接讀位線。

8.根據(jù)權(quán)利要求6所述的基于氧化物二維電子氣晶體管的3D?DRAM陣列，其特征在于，

所述氧化物二維電子氣晶體管包括：

襯底；

氧化物異質(zhì)薄膜，包括底層氧化物薄膜和頂層氧化物薄膜，且底層氧化物薄膜表面和頂層氧化物薄膜界面處形成二維電子氣溝道；

金屬柵，形成在所述頂層氧化物薄膜上；

源極和漏極，形成在所述金屬柵兩側(cè)的襯底上。