[發明專利]一種數據加速計算方法、裝置、設備及存儲介質

在審

• 申請號: 202310296912.7
• 申請日: 2023-03-22
• 公開（公告）號: CN116225997A
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 李樂樂;趙鑫鑫;姜凱;李銳
• 申請（專利權）人: 山東浪潮科學研究院有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/40;G06F13/42;G06F3/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 薛嬌

本申請公開了一種數據加速計算方法、裝置、設備及存儲介質，涉及FPGA應用領域，包括：判斷當前是否滿足預設數據加速計算條件；如果滿足，則利用第一預設全局內存管理模塊確定內存狀態信息，以獲取Host端發送的根據內存狀態信息確定的待處理數據，并將待處理數據遷移至FPGA全局內存；利用第一計算內核和第二預設全局內存管理模塊讀取待處理數據進行數據計算，并利用預設局部內存管理模塊將得到的當前內核計算結果緩存至FPGA局部內存；利用第二計算內核和當前內核計算結果進行數據計算，以得到目標數據結果，并將目標數據結果返回至FPGA全局內存，以便Host端讀取目標數據結果。這樣一來，可以降低數據遷移次數，提高數據加速計算的加速效果。

技術領域

本發明涉及FPGA應用領域，特別涉及一種數據加速計算方法、裝置、設備及存儲介質。

背景技術

異構加速平臺已經廣泛應用于圖形、算法等加速場景。目前主流異構加速平臺利用PCIE(Peripheral?Component?Interconnect?Express，高速串行計算機擴展總線標準)DMA(Direct?Memory?Access，直接內存訪問)來完成Host端與FPGA加速卡間的數據傳輸，FPGA(Field?Programmable?Gate?Array，現場可編程邏輯門陣列)內部之間的數據傳輸則基于AXI(Advanced?eXtensible?Interface，一種總線協議)總線。當異構加速平臺加速特定的算法時，Host端的Host?Memory(主機存儲器)與FPGA加速卡的全局內存之間會頻繁遷移數據，不同內存間頻繁的數據遷移會帶來額外時間開銷，降低數據傳輸效率，從而導致加速效果差。因此，如何提升數據加速計算的加速效果是亟待解決的問題。

發明內容

有鑒于此，本發明的目的在于提供一種數據加速計算方法、裝置、設備及存儲介質，可以降低Host端與FPGA全局內存之間的數據遷移次數，并且利用局部內存減少FPGA全局內存的數據遷移次數，減少數據遷移導致的時間開銷，提高數據傳輸遷移的效率，從而提高數據加速計算的加速效果。其具體方案如下：

第一方面，本申請提供了一種數據加速計算方法，應用于FPGA加速卡，包括：

判斷當前是否滿足預設數據加速計算條件；

如果當前滿足預設數據加速計算條件，則利用第一預設全局內存管理模塊確定內存狀態信息，以獲取Host端發送的根據所述內存狀態信息確定的待處理數據，并將所述待處理數據遷移至FPGA全局內存；

利用第一計算內核和第二預設全局內存管理模塊從所述FPGA全局內存中讀取所述待處理數據進行數據計算，并利用預設局部內存管理模塊將計算得到的當前內核計算結果緩存至FPGA局部內存；

利用第二計算內核和所述當前內核計算結果進行數據計算，以得到目標數據結果，并將所述目標數據結果返回至所述FPGA全局內存，以便所述Host端從所述FPGA全局內存中讀取所述目標數據結果。

可選的，所述判斷當前是否滿足預設數據加速計算條件，包括：

判斷當前是否接收到Host端發送的根據初始計算任務確定的Host請求；

如果是，則判定當前滿足預設數據加速計算條件。

可選的，所述利用第一預設全局內存管理模塊確定內存狀態信息，包括：

利用第一預設全局內存管理模塊中的第一地址映射管理單元確定出當前地址空間信息；

根據所述當前地址空間信息并利用所述第一預設全局內存管理模塊中的內存動態管理單元確定出所述FPGA加速卡的內存狀態信息。

可選的，所述利用第一預設全局內存管理模塊確定內存狀態信息，包括：

利用第一預設全局內存管理模塊獲取所述FPGA加速卡的當前可用內存和單次數據最大字節，以得到內存狀態信息；