[發明專利]一種數據加速計算方法、裝置、設備及存儲介質

在審

• 申請號: 202310296912.7
• 申請日: 2023-03-22
• 公開（公告）號: CN116225997A
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 李樂樂;趙鑫鑫;姜凱;李銳
• 申請（專利權）人: 山東浪潮科學研究院有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/40;G06F13/42;G06F3/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 薛嬌

1.一種數據加速計算方法，其特征在于，應用于FPGA加速卡，包括：

判斷當前是否滿足預設數據加速計算條件；

如果當前滿足預設數據加速計算條件，則利用第一預設全局內存管理模塊確定內存狀態信息，以獲取Host端發送的根據所述內存狀態信息確定的待處理數據，并將所述待處理數據遷移至FPGA全局內存；

利用第一計算內核和第二預設全局內存管理模塊從所述FPGA全局內存中讀取所述待處理數據進行數據計算，并利用預設局部內存管理模塊將計算得到的當前內核計算結果緩存至FPGA局部內存；

利用第二計算內核和所述當前內核計算結果進行數據計算，以得到目標數據結果，并將所述目標數據結果返回至所述FPGA全局內存，以便所述Host端從所述FPGA全局內存中讀取所述目標數據結果。

2.根據權利要求1所述的數據加速計算方法，其特征在于，所述判斷當前是否滿足預設數據加速計算條件，包括：

判斷當前是否接收到Host端發送的根據初始計算任務確定的Host請求；

如果是，則判定當前滿足預設數據加速計算條件。

3.根據權利要求1所述的數據加速計算方法，其特征在于，所述利用第一預設全局內存管理模塊確定內存狀態信息，包括：

利用第一預設全局內存管理模塊中的第一地址映射管理單元確定出當前地址空間信息；

根據所述當前地址空間信息并利用所述第一預設全局內存管理模塊中的內存動態管理單元確定出所述FPGA加速卡的內存狀態信息。

4.根據權利要求1所述的數據加速計算方法，其特征在于，所述利用第一預設全局內存管理模塊確定內存狀態信息，包括：

利用第一預設全局內存管理模塊獲取所述FPGA加速卡的當前可用內存和單次數據最大字節，以得到內存狀態信息；

相應的，所述獲取Host端發送的根據所述內存狀態信息確定的待處理數據，包括：

獲取Host端發送的根據所述內存狀態信息確定的待處理數據；所述待處理數據中包括根據所述內存狀態信息確定的數據結構。

5.根據權利要求1所述的數據加速計算方法，其特征在于，所述利用第一計算內核和第二預設全局內存管理模塊從所述FPGA全局內存中讀取所述待處理數據進行數據計算，包括：

利用第二預設全局內存管理模塊的第二地址映射管理單元確定出全局內存訪問路徑表；

利用第一計算內核并根據所述全局內存訪問路徑表從所述FPGA全局內存中讀取所述待處理數據進行數據計算。

6.根據權利要求1至5任一項所述的數據加速計算方法，其特征在于，所述利用第二計算內核和所述當前內核計算結果進行數據計算，以得到目標數據結果，包括：

利用第二計算內核和所述當前內核計算結果進行數據計算，以得到當前待判斷計算結果；

判斷所述當前待判斷計算結果是否滿足預設局部內存調用條件；

如果滿足，則利用所述預設局部內存管理模塊將所述當前待判斷計算結果緩存至所述FPGA局部內存，并確定出當前待計算內核；利用所述當前待計算內核和所述當前待判斷計算結果進行數據計算，將計算得到的結果確定為新的當前待判斷計算結果，跳轉至所述判斷所述當前待判斷計算結果是否滿足所述預設局部內存調用條件的步驟，直至所述當前待判斷計算結果不滿足所述預設局部內存調用條件；

如果不滿足，則將所述當前待判斷計算結果確定為目標數據結果。

7.根據權利要求6所述的數據加速計算方法，其特征在于，所述利用預設局部內存管理模塊將計算得到的當前內核計算結果緩存至FPGA局部內存之前，還包括：

判斷所述當前內核計算結果是否滿足所述預設局部內存調用條件；

如果滿足，則觸發所述利用預設局部內存管理模塊將計算得到的當前內核計算結果緩存至FPGA局部內存的步驟；

如果不滿足，則將所述當前內核計算結果確定為目標數據結果，并觸發所述將所述目標數據結果返回至所述FPGA全局內存的步驟。