[發明專利]一種MOSFET芯片的封裝工藝

在審

• 申請號: 202310248195.0
• 申請日: 2023-03-15
• 公開（公告）號: CN115954284A
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 張光耀
• 申請（專利權）人: 合肥矽邁微電子科技有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/48;H01L29/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種MOSFET芯片的封裝工藝，其特征在于，包括以下步驟：

貼片包封步驟：將芯片的A面裝貼在焊盤的基島上，芯片的B面鍍上一層金屬層，包封料將芯片和焊盤完全包封，封裝體頂面高于與A面相對的芯片的B面；

鉆孔步驟：將包封料頂面區域鉆孔形成電性引出孔和電性連接孔，電性連接孔底部與芯片的B面之間間隔包封料，電性引出孔的底部與焊盤的外焊腳直接接觸；

蝕刻步驟：蝕刻去除間隔的包封料，電性連接孔直接與芯片的B面上的金屬層接觸；

電鍍并包封步驟：通過電鍍技術電鍍重布線層，以實現芯片與電性連接孔、電性引出孔以及外焊腳的電性連接，整體包封，并切割為單一產品。

2.根據權利要求1所述的MOSFET芯片的封裝工藝，其特征在于，所述貼片包封步驟中，還包括，提供一承載板，焊盤和外焊腳設置在承載板上，且焊盤與外焊腳之間填充有絕緣層，所述焊盤與外焊腳表面平整且等高，其相對于絕緣層為凸出、凹陷或者齊平。

3.根據權利要求2所述的MOSFET芯片的封裝工藝，其特征在于，所述貼片包封步驟中，芯片的B面的金屬層為厚度≥2μm的鎳、金或者銅，包封后芯片的B面到封裝料頂面的厚度范圍為40～80μm。

4.根據權利要求3所述的MOSFET芯片的封裝工藝，其特征在于，所述鉆孔步驟中，通過激光鉆孔形成電性引出孔和電性連接孔，鉆孔后留下的間隔包封料的厚度范圍為5～30μm，阻隔激光灼燒熱量。

5.根據權利要求4所述的MOSFET芯片的封裝工藝，其特征在于，所述蝕刻步驟中，通過等離子技術整面蝕刻去除間隔的包封料。

6.根據權利要求5所述的MOSFET芯片的封裝工藝，其特征在于，所述電鍍并包封步驟中，還包括，包封后整體形成封裝體，剝離承載板，并在暴露于封裝體底部的焊盤和外焊腳底面鍍錫或金。