[發明專利]一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置在審
| 申請號: | 202310154627.1 | 申請日: | 2023-02-23 |
| 公開(公告)號: | CN116027189A | 公開(公告)日: | 2023-04-28 |
| 發明(設計)人: | 黃正;張一平;孫衛衛;王會強 | 申請(專利權)人: | 上海歐秒電力監測設備有限公司 |
| 主分類號: | G01R31/327 | 分類號: | G01R31/327;G01R31/12 |
| 代理公司: | 北京城大專利代理事務所(普通合伙) 16147 | 代理人: | 袁恬 |
| 地址: | 201799 上海市青*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 變電站 gis 局部 放電 高頻 信號 檢測 超高速 采集 裝置 | ||
本發明公開了一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置,由UHF信號接收模塊、前置放大模塊、4個高速ADC(模數轉換器)和高速FPGA組成;其中FPGA內部由數字時鐘管理DCM、4個采集模塊、數據拼接模塊和數據處理模塊組成。其特征在于:所述UHF信號接收模塊輸出端連接前置放大模塊輸入端;前置放大模塊的4個輸出端分別與4個ADC的輸入端連接;每個ADC的數據總線分別與對應的FPGA內部的采集模塊連接,每個ADC的時鐘端分別與對應的FPGA內部DCM的輸出時鐘連接;FPGA內部的4個采集模塊的時鐘輸入端分別和對應的DCM的輸出時鐘連接,而數據輸出端分別連接數據拼接模塊的輸入端;數據拼接模塊輸出端連接數據處理模塊。本發明的優點是:通過時鐘相位偏移的方式,多路高速ADC對同一GIS局放特高頻信號進行同步采集,再進行數據拼接,在時鐘頻率不變的情況下,采集裝置等效采樣率提升了4倍,達到400Msps及以上,有利于對局放信號進行精細化的分析,提升系統診斷的置信度,并提高故障定位精度。
技術領域
本發明涉及在變電站GIS局放信號特高頻檢測領域,具體是一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置。
背景技術
電力系統中氣體絕緣組合電器(gas?insulated?switchgear,?GIS)設備在工作的過程中會產生不同程度和形式的局部放電(partial?discharge,?PD),而局部放電產生的電磁脈沖會損壞系統內部絕緣材料,導致絕緣擊穿損壞,引起用電事故,因此電力系統內部要對局部放電信號進行檢測,避免后續的損害擴大。在局部放電監測中一種有效的技術就是特高頻局部放電檢測,其特高頻信號在300MHz~1500MHz頻段。然而這么高的信號頻率很難直接進行采集和處理,常規的檢測手段是將接收到的特高頻信號進行檢波,然后對信號包絡進行分析。常見的檢波后數據采集裝置,其采樣率為100Msps左右。但實際應用中,為了更精細化的分析包絡、并進行故障地位,采集裝置的采樣率需要進一步提高;但直接提高采集裝置的采集頻率,難度較大,且成本很高,不便于采集裝置的實用化推廣。為了解決這個問題,本發明提供一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置,通過時鐘相位偏移的方式,多路高速ADC對同一GIS局放特高頻信號進行同步采集,再進行數據拼接,在時鐘頻率不變的情況下,采集裝置等效采樣率提升了4倍,達到400Msps及以上,有利于對局放信號進行精細化的分析,提升系統診斷的置信度,并提高故障定位精度。
發明內容
本發明的目的在于提供一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置,以解決上述背景技術中提出的問題。
為實現上述目的,本發明提供如下技術方案:
一種用于變電站GIS局部放電特高頻信號檢測的超高速采集裝置,由UHF信號接收模塊、前置放大模塊、4個高速ADC(模數轉換器)和高速FPGA組成;其中FPGA內部由數字時鐘管理DCM、4個采集模塊、數據拼接模塊和數據處理模塊組成。其特征在于:所述UHF信號接收模塊輸出端連接前置放大模塊輸入端;前置放大模塊的4個輸出端分別與4個ADC的輸入端連接;每個ADC的數據總線分別與對應的FPGA內部的采集模塊連接,每個ADC的時鐘端分別與對應的FPGA內部DCM的輸出時鐘連接;FPGA內部的4個采集模塊的時鐘輸入端分別和對應的DCM的輸出時鐘連接,而數據輸出端分別連接數據拼接模塊的輸入端;數據拼接模塊輸出端連接數據處理模塊。
作為本發明的進一步技術方案:所述UHF信號接收模塊接收到特高頻信號后輸出到所述前置放大模塊;前置放大模塊將信號進行前置放大后,分成4路,再分別與4個ADC的輸入端連接。ADC在時鐘的驅動下,對輸入的模擬信號進行采集,其輸出送至所述FPGA內部對應的采集模塊。
所述ADC其轉換速率為100Msps及以上。
作為本發明的進一步技術方案:所述的FPGA,其內部由數字時鐘管理DCM、4個采集模塊、數據拼接模塊和數據處理模塊組成。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海歐秒電力監測設備有限公司,未經上海歐秒電力監測設備有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202310154627.1/2.html,轉載請聲明來源鉆瓜專利網。





