[發明專利]STI結構的形成方法

在審

• 申請號: 202310134158.7
• 申請日: 2023-02-20
• 公開（公告）號: CN116169089A
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 劉鵬飛;高駿
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本申請公開了一種STI結構的形成方法，包括：在襯底中形成溝槽，從俯視角度觀察，溝槽為環形；在襯底和溝槽上形成線性氧化層；在除溝槽以外的襯底上形成硬掩模層；形成氧化物層，氧化物層填充溝槽；進行平坦化處理，去除溝槽外的氧化物層、硬掩模層和線性氧化層，溝槽內的線形氧化層和氧化物層形成STI結構；其中，平坦化處理包括第一階段和第二階段，第一階段中的研磨速度大于第二階段中的研磨速度，在進行平坦化處理的過程中，通過EPD技術監控平坦化處理的進程。本申請通過在STI結構的形成過程中，通過兩個階段的CMP工藝進行平坦化處理，由于第二階段中的研磨速度大于第二階段中的研磨速度，解決了高速率研磨所帶來的EPD抓取不穩定的問題。

技術領域

本申請涉及半導體集成電路制造技術領域，具體涉及一種STI結構的形成方法。

背景技術

在半導體集成電路制造業中，淺槽隔離(shallow?trench?isolation，STI)結構可作用半導體器件的有源區(active?area，AA)之間的絕緣隔離結構。通常，STI結構的形成方法包括：在襯底上形成硬掩模(hard?mask，HM)層，通過光刻工藝進行刻蝕，在硬掩模層和襯底中形成從俯視角度觀察為環形的溝槽，形成氧化物層填充溝槽，對氧化物層進行平坦化處理從而形成STI結構。

相關技術中，STI結構的形成過程中，是通過化學機械平坦化(chemicalmechanical?planarization，CMP)工藝進行平坦化處理的，在CMP工藝中，通過終點探測(end-point?detect，EPD)技術監控工藝的進程，EPD技術利用的是不同材料在研磨時，和CMP機臺的研磨墊之間的摩擦力不同，從而導致機臺的驅動電流不同的原理，在工藝過程中，機臺的轉速是恒定的，摩擦力增大，驅動電流也會隨之增高。在某些產品(例如，互補金屬氧化物半導體圖像傳感器(complementary?metal?oxide?semiconductor?contactimage?sensor，CIS)器件)的STI結構的平坦化過程中，是通過高壓(high?down?force，HD)CMP工藝進行平坦化處理的。

然而，通過HD?CMP工藝進行平坦化處理的研磨速率較高，造成EPD抓取不穩，容易抓取失敗，造成薄膜厚度異常，甚至會造成晶圓的刮傷，且抓取成功的EPD數據中，晶圓之間的研磨時間會存在間隙，導致EPD抓取不穩，造成晶圓之間研磨后厚度會存在差異。

發明內容

本申請提供了一種STI結構的形成方法，可以解決相關技術中提供的STI結構的形成方法在平坦化過程中由于研磨速度較快通過EPD技術監控工藝容易導致數據抓取失敗的問題，該方法包括：

在襯底中形成溝槽，從俯視角度觀察，所述溝槽為環形；

在所述襯底和溝槽上形成線性氧化層；

在除溝槽以外的襯底上形成硬掩模層；

形成氧化物層，所述氧化物層填充所述溝槽；

進行平坦化處理，去除所述溝槽外的氧化物層、硬掩模層和線性氧化層，所述溝槽內的線形氧化層和氧化物層形成STI結構；

其中，所述平坦化處理包括第一階段和第二階段，所述第一階段中的研磨速度大于所述第二階段中的研磨速度，在進行所述平坦化處理的過程中，通過EPD技術監控所述平坦化處理的進程。

在一些實施例中，所述第一階段通過HD?CMP工藝進行平坦化處理。

在一些實施例中，所述第二階段通過LD?CMP工藝進行平坦化處理。

在一些實施例中，所述在所述襯底和溝槽上形成線性氧化層，包括：

通過爐管氧化工藝在所述襯底和溝槽上形成所述線性氧化層。

在一些實施例中，所述硬掩模層包括氮化硅層。