[發明專利]非易失性存儲器件

在審

• 申請號: 202310059220.0
• 申請日: 2023-01-19
• 公開（公告）號: CN116564367A
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 趙栢衡;邊大錫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C7/18;G11C8/14;H01L23/488;H10B80/00
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;鄧思思

1.一種非易失性存儲器件，包括：

第一半導體芯片，所述第一半導體芯片包括存儲單元陣列、第一上接合焊盤、第二上接合焊盤以及位于所述第一上接合焊盤與所述第二上接合焊盤之間的上虛設接合焊盤；以及

第二半導體芯片，所述第二半導體芯片在垂直方向上耦接到所述第一半導體芯片，并且包括對應于所述第一上接合焊盤的第一下接合焊盤、對應于所述第二上接合焊盤的第二下接合焊盤、對應于所述上虛設接合焊盤的下虛設接合焊盤以及耦接到所述第一下接合焊盤和所述第二下接合焊盤的外圍電路，

其中，所述第一上接合焊盤和所述第一下接合焊盤被配置為在所述第一半導體芯片與所述第二半導體芯片之間傳輸第一電壓，并且

其中，所述第二上接合焊盤和所述第二下接合焊盤被配置為在所述第一半導體芯片與所述第二半導體芯片之間傳輸第二電壓，所述第二電壓的第二電平高于所述第一電壓的第一電平。

2.根據權利要求1所述的非易失性存儲器件，其中，所述第一半導體芯片還包括多個柵電極，所述多個柵電極耦接到所述存儲單元陣列，

其中，所述第一上接合焊盤耦接到所述多個柵電極之中的第一柵電極，

其中，所述第二上接合焊盤耦接到所述多個柵電極之中的第二柵電極，并且

其中，所述存儲單元陣列通過所述第一上接合焊盤、所述第二上接合焊盤、所述第一下接合焊盤和所述第二下接合焊盤耦接到所述外圍電路中的行譯碼器。

3.根據權利要求2所述的非易失性存儲器件，其中，所述第一柵電極包括接地選擇線或串選擇線，并且所述第二柵電極包括字線或虛設字線。

4.根據權利要求1所述的非易失性存儲器件，其中，所述第二上接合焊盤在第一方向上具有第一寬度，

其中，所述第二下接合焊盤在所述第一方向上具有所述第一寬度，并且

其中，所述第二下接合焊盤耦接到所述第二上接合焊盤。

5.根據權利要求1所述的非易失性存儲器件，其中，所述第二上接合焊盤在第一方向上具有第一寬度，

其中，所述第二下接合焊盤包括沿所述第一方向布置在一條線上的多個下接合焊盤，所述多個下接合焊盤中的每一個下接合焊盤在所述第一方向上具有第二寬度，所述第二寬度小于所述第一寬度，并且

其中，所述多個下接合焊盤以接合方式耦接到所述第二上接合焊盤。

6.根據權利要求1所述的非易失性存儲器件，其中，所述第二上接合焊盤包括沿第一方向布置在一條線上的多個上接合焊盤，所述多個上接合焊盤中的每一個上接合焊盤在所述第一方向上具有第一寬度，

其中，所述第二下接合焊盤在所述第一方向上具有第二寬度，所述第二寬度大于所述第一寬度，并且

其中，所述多個上接合焊盤以接合方式耦接到所述第二下接合焊盤。

7.一種非易失性存儲器件，包括：

第一半導體芯片，所述第一半導體芯片包括存儲單元陣列、在第一方向上具有第一寬度的第一上接合焊盤以及在所述第一方向上具有第二寬度的第二上接合焊盤，所述第二寬度大于所述第一寬度；以及

第二半導體芯片，所述第二半導體芯片在垂直方向上耦接到所述第一半導體芯片，并且包括對應于所述第一上接合焊盤的第一下接合焊盤、對應于所述第二上接合焊盤的第二下接合焊盤以及耦接到所述第一下接合焊盤和所述第二下接合焊盤的外圍電路，

其中，所述第一上接合焊盤和所述第一下接合焊盤被配置為在所述第一半導體芯片與所述第二半導體芯片之間傳輸第一電壓，并且

其中，所述第二上接合焊盤和所述第二下接合焊盤被配置為在所述第一半導體芯片與所述第二半導體芯片之間傳輸第二電壓，所述第二電壓的第二電平高于所述第一電壓的第一電平。

8.根據權利要求7所述的非易失性存儲器件，其中，所述第二下接合焊盤在所述第一方向上具有所述第二寬度，并且

其中，所述第二下接合焊盤以接合方式耦接到所述第二上接合焊盤。