[發明專利]一種帶有損耗測試區的PCB板及其設計方法和使用方法

在審

• 申請號: 202211736319.1
• 申請日: 2022-12-31
• 公開（公告）號: CN116170937A
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 秦玉倩;孫龍
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;G01R31/28
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張營磊

本發明提供一種帶有損耗測試區的PCB板及其設計方法和使用方法，屬于信號完整性測試技術領域，所述PCB板的板面有主布板區和損耗測試區，主布板區設置在PCB板板面的中部，損耗測試區設置在主布板區的外圍邊緣；PCB板的主布板區設置有成對的差分傳輸線；成對的兩根差分傳輸線的線寬相同，線距固定；損耗測試區上設置有預設數量以及預設長度的單端測試線，單端測試線的線寬與差分傳輸線的線寬相同；每根單端測試線兩端分別設置有一個過孔；不同單端測試線的長度差大于設定長度閾值。本發明減小了損耗測試區的尺寸，降低成本。

技術領域

本發明屬于PCB信號完整性測試技術領域，具體涉及一種帶有損耗測試區的PCB板及其設計方法和使用方法。

背景技術

隨著數字信號速率提升，信號完整性設計越來越重要，只有對引起高速信號失真的各種因素進行優化設計，才能保證其準確傳遞信息。引起信號失真的因素主要包括信號網絡之間產生的串擾問題，以及信號自身傳輸媒介引起的反射和損耗問題。因為傳輸路徑存在等效串聯和并聯電阻，信號在此媒介中傳輸時必然會有一定的能量損耗，又因為高頻分量損耗比低頻分量大，通常會導致信號上升邊退化現象，引起符號間干擾ISI和眼圖塌陷等一系列信號完整性問題。

服務器產品中，高速信號頻率高，例如PCIe信號最高頻率高達16GHz，為避免造成信號嚴重畸變，在PCB板材傳輸中的能量損耗不可忽略，針對這一問題，通常會對板材進行優化升級，即使用耗散因子更低的板材，來有效降低損耗，確保信號準確傳遞信息到接收端。雖然耗散因子越低的板材對信號造成的損耗影響越低，但帶來成本也越高，因此進行板材選擇時，既要滿足信號的損耗要求，又要避免板材過優造成資源浪費。而臨界的設計對板材加工廠的工藝穩定性提出了更高的要求，為避免加工工藝問題帶來損耗波動造成達不到損耗指標要求，需要對板廠加工的PCB損耗進行監控，從而出現了PCB板損耗測試區，也就是coupon。

利用PCB板損耗測試區coupon對PCB板材損耗進行監控，是指在coupon板上設計一段與PCB板同阻抗的走線，獲取此段走線在不同頻率下的損耗數據。

為提高抗干擾能力，高速信號普遍采用差分模式，即將幅值相等方向相反的兩個信號，加在兩條線寬相等線間距固定的傳輸線上，記為差分傳輸線，傳輸相同距離達到接收端后，對兩個信號做差值得到差分信號電壓，以此實現差分信號傳輸。為了得到高速信號在差分傳輸線中的損耗數據，通常需要在PCB板邊緣設計損耗測試區coupon，coupon板上走線的尺寸均與PCB板走線相同，即線寬和線間距與PCB板走線相同，同時，走線兩端需要添加差分過孔，為了準確得到走線的損耗，需要進行去嵌，因此coupon板上不止一組測試線，例如通常會使用三種長度的走線，分別測試三組走線損耗數據。

因為PCB板通常是從一塊板材大料上裁剪出來的，為了增加大料的利用率，PCB之間需要合理拼板，裁剪PCB后剩余的板材，將會用于coupon板制作，上述現有的coupon設計中，需要三組差分信號線和三對差分過孔，占用空間大，將會增加拼板難度，甚至會影響板材利用率，造成成本上升。

現有為避免增加成本，對于coupon影響板材利用率的情況，采用將走線由3組改成2組，此時雖然可以保證板材利用率，但測試樣本減少，結果的準確度將會減低，并不能得到廣泛應用。

此為現有技術的不足，因此，針對現有技術中的上述缺陷，提供一種帶有損耗測試區的PCB板及其設計方法和使用方法，是非常有必要的。

發明內容

針對現有技術的上述PCB板高速信號采用差分信號，coupon板設計三組走線損耗線并且設計差分過孔，占用空間大，增加拼板難度，影響板材利用率，造成成本上升的缺陷，本發明提供一種帶有損耗測試區的PCB板及其設計方法和使用方法，以解決上述技術問題。

第一方面，本發明提供一種帶有損耗測試區的PCB板，包括PCB板，PCB板的板面有主布板區和損耗測試區，主布板區設置在PCB板板面的中部，損耗測試區設置在主布板區的外圍邊緣；