[發明專利]一種圖像連通域標記硬件實現算法

在審

• 申請號: 202211569412.8
• 申請日: 2022-12-08
• 公開（公告）號: CN116091297A
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 楊仁鵬;徐智旺;李奇;劉天宇;艾維
• 申請（專利權）人: 武漢華中天易星慣科技有限公司
• 主分類號: G06T1/20
• 分類號: G06T1/20;G06T7/187;G06T5/20
• 代理公司: 北京權智天下知識產權代理事務所(普通合伙) 11638
• 代理人: 丁侃

本發明涉及圖像處理技術領域，尤其是一種圖像連通域標記硬件實現算法，連通域標記算法硬件實現架構采取基于像素的方式進行連通域標記，等價表結構使用一維數組，計算架構包括初標記與等價表存儲模塊、等價表復制與更新模塊、坐標記錄與更新模塊、相鄰行標記存儲與比較模塊，本發明基于二值圖像中連通域的特點，以圖像行為周期對等價表進行復制、更新等操作，有效降低了處理延時，形成了一種基于FPGA的連通域標記高效計算架構。

技術領域

本發明涉及圖像處理技術領域，具體領域為一種基于FPGA的圖像連通域標記硬件實時處理算法。

背景技術

在圖像處理、目標檢測、模式識別等領域，特征提取環節中是必不可少的處理步驟。因此，最常用于目標候選區域檢測與提取的連通域標記算法得到了廣泛的使用。相比于圖像濾波與閾值分割等可以進行流水線處理的圖像處理算法，連通域標記算法因其復雜度較高，往往需要耗費更高的硬件資源與處理時間。

FPGA是一種可編程邏輯器件，具有功耗低、成本低、開發靈活、處理速度快的優點，FPGA可為每個系統開發獨立的硬件電路結構，因此兼有并行結構以及流水線處理的特點。

如何高效地實現連通域標記算法是滿足實時性要求的關鍵，針對連通域標記實現的實時性難題。

發明內容

針對現有技術存在的不足，本發明的目的在于提供一種圖像連通域標記硬件實現算法，基于二值圖像中連通域的特點，以圖像行為周期對等價表進行復制、更新等操作，有效降低了處理延時，形成了一種基于FPGA的連通域標記高效計算架構。

為實現上述目的，本發明提供如下技術方案：一種圖像連通域標記硬件實現算法，連通域標記算法硬件實現架構采取基于像素的方式進行連通域標記，等價表結構使用一維數組，計算架構包括初標記與等價表存儲模塊、等價表復制與更新模塊、坐標記錄與更新模塊、相鄰行標記存儲與比較模塊，

1)初標記與等價表存儲模塊：a、使用濾波模板對輸入的二值圖像進行初標記滑窗處理，對每一個像素值為“1”的像素賦予標記值，并將檢測到的等價標記存儲在等價表當中；b、將灰度值為“1”的像素坐標進行輸出；c、檢測并輸出滑窗過程中相鄰兩行出現的標記；

2)等價表復制與更新模塊：以行為周期復制最新的等價表E1，并在圖像的下一個行周期內進行E1的遍歷更新；

3)相鄰行標記存儲與比較模塊：a、將標記過程中出現過的相鄰兩行標記進行存儲得到標記集合；b、獲取更新后的E1對相鄰行標記集合進行更新；c、通過比較更新后的標記集合，獲取相鄰兩行中上一行的可輸出區域的標記集合{L_O}；

4)坐標記錄與更新模塊：a、將標記過程中像素值為“1”的像素坐標進行存儲；b、根據更新后的E1對坐標表進行更新；c、根據可輸出標記{L_O}，取出對應連通域的坐標和以及像素數量，計算并輸出連通域的質心坐標與半徑。

在其中一些實施例中，計算流程方式為：

1)第1個行周期：共需完成4個操作，第1個是進行第N-1行圖像數據的標記，將等價信息實時記錄到等價表當中；第2個是檢測出第N-2行以及第N-1行出現過的標記{L_N-2}以及{L_N-1}；第3個是在第N-1行標記的同時將等價表復制出一份記為E1；第4個是在第N-1行標記的同時將坐標表復制出一份記為C1；

2)第2個行周期：進行第N行數據標記，同時共需完成3個操作，第1個是對等價表E1進行遍歷更新；第2個是借助更新過的E1，將存儲的第N-2、N-1行標記集合{L_N-2}以及{L_N-1}進行更新得到{L_N-2}'以及{L_N-2}'；第3個是借助更新過的E1，將坐標表C1進行更新得到C1'；