[發明專利]芯片修調檢測電路及其芯片、電子設備

有效

• 申請號: 202211309910.9
• 申請日: 2022-10-25
• 公開（公告）號: CN115373462B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 高興波;唐永生;林道明
• 申請（專利權）人: 深圳利普芯微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 深圳市力道知識產權代理事務所(普通合伙) 44507
• 代理人: 張傳義

1.芯片修調檢測電路，其特征在于，包括：

至少一個基準單元，所述基準單元包括第一MOS管、第二MOS管，以及基準電阻，所述第一MOS管、第二MOS管、基準電阻依次連接形成偏置電路；

N個修調檢測單元，每個修調檢測單元包括第三MOS管、第四MOS管，以及修調熔絲，所述第三MOS管、第四MOS管、修調熔絲依次連接與所述偏置電路形成鏡像電路，所述第三MOS管和第四MOS管之間作為檢測節點輸出檢測信號；

所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一個或多個分別通過開關連接一個或多個第五MOS管；

當芯片進行修調檢測時，所述開關置為狀態一，當芯片處于工作模式時，所述開關處于狀態二；其中，芯片進行修調檢測時使所述檢測信號翻轉的臨界值大于芯片處于工作模式時使所述檢測信號翻轉的臨界值。

2.根據權利要求1所述的芯片修調檢測電路，其特征在于，所述第一MOS管和第二MOS管以及第三MOS管和第四MOS管互為PMOS管和NMOS管，所述第一MOS管和第三MOS管，以及第二MOS管和第四MOS管同為PMOS管或NMOS管。

3.根據權利要求1所述的芯片修調檢測電路，其特征在于，當所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一個通過開關連接一個或多個第五MOS管時，所述開關的狀態一和狀態二互為閉合和斷開。

4.根據權利要求1所述的芯片修調檢測電路，其特征在于，所述基準電阻的阻值等于所述修調熔絲熔斷前的阻值，或基準電阻的阻值等于所述修調熔絲達到熔斷標準的阻值。

5.根據權利要求1所述的芯片修調檢測電路，其特征在于，還包括一個反相器，所述反相器與所述檢測節點連接，反相器的輸出信號作為所述檢測信號。

6.根據權利要求1所述的芯片修調檢測電路，其特征在于，所述開關置為狀態一時，偏置電路和鏡像電路的鏡像比為K1，所述開關處于狀態二時，偏置電路和鏡像電路的鏡像比為K2，其中，K1≠K2。

7.根據權利要求1所述的芯片修調檢測電路，其特征在于，所述第五MOS管通過開關以并聯的方式連接。

8.根據權利要求1所述的芯片修調檢測電路，其特征在于，所述第五MOS管通過開關連接第一MOS管或第二MOS管。

9.一種芯片，其特征在于，所述芯片包括如權利要求1-8任一項所述的芯片修調檢測電路。

10.一種電子設備，其特征在于，所述電子設備包括如權利要求9所述的芯片。