[發明專利]一種低缺陷密度外延薄膜的制備方法

在審

• 申請號: 202211184526.0
• 申請日: 2022-09-27
• 公開（公告）號: CN115584478A
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 王翼;趙志飛;李赟;周平
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: C23C16/02
• 分類號: C23C16/02;C23C16/24;H01L21/02
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 田凌濤

本發明公開了一種低缺陷密度外延薄膜的制備方法。該方法在SiC外延片上淀積一層硅(Si)薄膜。生長過程中采用氫氣、氬氣混合氣體作為載氣，在抑制Si團簇形成的同時降低Si薄膜的沉積速率，使生長更加可控。在生長Si薄膜前，先生長一層富Si的SiC作為犧牲層，然后在較低溫度下將其去除，以形成適于Si薄膜生長的富Si表面，提高Si薄膜的平整度。在降溫過程中采用純氬氣降溫，以減小降溫過程中氫氣對Si薄膜的破壞。本方案簡單易行，且和主流SiC外延工藝相兼容，適于工業化生產，具有極大的推廣價值。

技術領域

本發明涉及SiC外延技術領域，尤其涉及一種低缺陷密度外延薄膜的制備方法。

背景技術

SiC材料具有寬禁帶，高擊穿電場，高熱導率，高飽和漂移速率等一系列優異的性能，特別適合用于高溫，高頻，大功率和抗輻射器件的制備。SiC MOSFET雖然是一種單極型器件，但借助SiC材料優異的電學性能，能夠突破Si材料雙極型器件的極限，達到10KV以上的超高壓電壓等級，并且具有更高的開關頻率，更高的工作溫度和更低的開關損耗，使其在太陽能風能發電、鐵路運輸、智能電網、電動汽車等領域得到廣泛的應用。SiC MOSFET柵氧化層的質量是器件實現高可靠性的關鍵因素，柵氧化層的制作一般采用在高溫下對SiC外延層進行氧化的方法，該方法得到的SiC/SiO₂界面存在大量的缺陷，界面的態密度高達10¹²-10¹³eV^-1cm^-2，比Si/SiO₂界面的態密度高出兩個數量級，高界面態密度導致SiC MOSFET反型層中的電子很容易在SiC/SiO₂界面處被俘獲，大大降低了溝道中電子的有效遷移率，造成SiC MOSFET器件性能大幅下降。為降低SiC/SiO₂界面處的態密度，需要減少氧化過程中引入的缺陷數量。

目前常用的降低SiC/SiO₂界面處的態密度方法有兩種，一種為對SiC進行一次或多次氧化后將其置于惰性氣體氛圍中退火，該方法需要增加退火設備，增加成本和工藝復雜度，并且退火時間很長，降低生產效率。另一種為先生長一層Si薄膜，然后對Si進行氧化，該方法比較簡單，但所做外延薄膜質量較差，氧化后SiC/SiO₂界面處的態密度降低不明顯，粗糙度較大。

發明內容

針對以上問題，本發明提出一種低缺陷密度外延薄膜的制備方法。

為實現本發明的目的，提供一種低缺陷密度外延薄膜的制備方法，包括如下步驟：

S1：將待使用的SiC外延片放置到化學氣相沉積設備的反應室中，隨后對反應室進行抽真空處理，再將高純氫氣通入反應室；

S2：將反應室壓強調節至60-110mbar，溫度緩慢升高至1600-1680℃，保持反應室溫度恒定，并采用高純氫氣對SiC外延片進行表面處理；

S3：保持反應室溫度和壓強不變，將預設的碳源和硅源流量調節至生長SiC犧牲層所需流量，隨后將兩者通入反應室中進行SiC犧牲層生長；

S4：關閉碳源，同時停止通入硅源，隨后將反應室溫度降低至1450-1500℃，利用持續通入的高純氫氣刻蝕去除SiC犧牲層；

S5：將高純氬氣通入反應室，使氫氣和氬氣的比例達到預設的r；將反應室壓強調節至預設的p，溫度調節至預設的t；

S6：待反應室溫度和壓強在預設時長內保持不變，將硅源流量調節至生長Si薄膜所需的流量，隨后將硅源再次通入反應室進行Si薄膜生長；

S7：停止通入氫氣并在氬氣環境下降溫，得到最終的SiC外延材料。

進一步地，所述步驟S1中，反應室的真空度需在2×10^-3mbar以下。

進一步地，所述步驟S2中，所述表面處理時間為0.5-20min。