[發明專利]一種基于Chiplet架構的芯片及控制方法

在審

• 申請號: 202211183717.5
• 申請日: 2022-09-27
• 公開（公告）號: CN115617739A
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 張加宏;韓國慶;徐俊杰
• 申請（專利權）人: 南京信息工程大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 王慧

1.一種基于Chiplet架構的芯片，其特征在于，包括CPU芯粒(1)、管殼(3)、IO芯粒(4)、第一計算系、第二計算系、硅轉接板(8)和基板(11)；所述第一計算系與第二計算系的結構相同，分別包括兩件存儲單元和兩件計算芯粒(7)；每件存儲單元分別設于一件計算芯粒(7)上，所述存儲單元通過第一TSV通孔(51)與計算芯粒(7)連接，第一TSV通孔(51)通過微凸點(2)與RDL(9)相連；CPU芯粒(1)、計算芯粒(7)以及IO芯粒(4)分別通過微凸點(2)與硅轉接板(8)相連；硅轉接板(8)通過第二TSV通孔(52)、銅凸點(21)與基板(11)相連，基板(11)底部設有焊球(10)；所述CPU芯粒(1)、IO芯粒(4)、存儲單元、計算芯粒(7)、硅轉接板(8)和基板(11)均置于管殼(3)內；

CPU芯粒(1)分別通過UCIe總線與IO芯粒(4)、第一計算系和第二計算系進行數據交互。

2.根據權利要求1所述的基于Chiplet架構的芯片，其特征在于，所述每件存儲單元包括四塊相同的存儲芯粒(6)，四塊存儲芯粒(6)依次堆疊在一件計算芯粒(7)上，每塊存儲芯粒(6)分別通過第一TSV通孔(51)與計算芯粒(7)連接。

3.根據權利要求1所述的基于Chiplet架構的芯片，其特征在于，所述第一計算系包括兩件存儲單、第一計算芯粒和第二計算芯粒，第一計算芯粒產生周期脈沖信號并檢測第二計算芯粒轉發過來的周期脈沖信號，第二計算芯粒負責檢驗并向第一計算芯粒轉發該周期脈沖信號；同時，第一計算芯粒將第二計算系輸入的周期脈沖信號進行同步。

4.一種基于Chiplet架構的芯片的控制方法，其特征在于，如權利要求1-3任一項所述的芯片，在工作時分為：初始化階段和周期工作階段；上電之后，芯片內部處在初始化階段中，此時CPU芯粒(1)、計算芯粒(7)、IO芯粒(4)以及存儲芯粒(6)均開始初始化；

當初始化完成后，CPU芯粒(1)通過UCIe總線向每件計算芯粒(7)發送配置參數，當CPU芯粒(1)接收到所有計算芯粒(7)配置完成的回碼后，完成整個芯片的初始化，然后芯片開始進行周期工作階段。

5.根據權利要求4所述的基于Chiplet架構的芯片的控制方法，其特征在于，在周期工作階段，第一計算系和第二計算系之間的周期脈沖信號互相同步，每個計算系內的周期脈沖信號相互檢測；

如果某一計算系內一旦檢測到周期脈沖信號存在異常，則CPU芯粒(1)會根據報錯位置，來關閉該系的計算通道；

如果兩計算系的周期脈沖信號均有異常，此時CPU芯粒(1)將會報錯。

6.根據權利要求4所述的基于Chiplet架構的芯片的實現方法，其特征在于，在周期工作過程中，有四種工作模式：性能模式、安全模式、單系模式和低功耗模式；

性能模式：四件計算芯粒均為工作狀態，用于計算大批量數據；

安全模式：工作時，將四件計算芯粒分成兩個計算系，兩計算系分別計算相同的數據；然后兩計算系的計算結果均回傳至CPU芯粒(1)并進行比對，如果計算結果相同，則CPU芯粒(1)將計算后的結果送出；如果計算結果不同，CPU芯粒(1)將根據計算芯粒對周期信號的檢測結果來判斷出現異常的計算系，然后將正常工作計算系的數據送出；

單系模式：僅一件計算系工作，另外一件計算系則處在睡眠狀態；處在睡眠狀態的計算系，僅保留同步與檢測功能，其余功能全部關閉；

低功耗模式：僅一件計算芯粒會工作，其余計算芯粒都會處于睡眠模式；處在睡眠模式的計算芯粒僅保留脈沖信號同步與檢測功能，其他功能全部關閉。