[發明專利]半導體器件的制作方法以及半導體器件

在審

• 申請號: 202211183023.1
• 申請日: 2022-09-27
• 公開（公告）號: CN115579322A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 亨利·H·阿達姆松;林鴻霄;苗淵浩;趙雪薇
• 申請（專利權）人: 廣東省大灣區集成電路與系統應用研究院
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/02;H01L29/10;H01L29/78;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 王曉玲

本申請提供了一種半導體器件的制作方法以及半導體器件。該方法包括：首先，提供襯底結構，襯底結構包括依次疊置的玻璃襯底以及頂鍺層；然后，對頂鍺層依次進行硅離子注入以及退火操作，形成硅化鍺層；最后，在硅化鍺層的裸露表面上形成晶體管。該方法在具有玻璃襯底的頂鍺層中離子注入硅離子形成硅化鍺層，增加了鍺硅溝道應力，提升了載流子遷移速率，進而解決現有技術中SOI襯底上硅材料載流子遷移率低的問題。

技術領域

本申請涉及半導體技術領域，具體而言，涉及一種半導體器件的制作方法以及半導體器件。

背景技術

現有技術中的SOI(Silicon On Insulator，絕緣襯底上的硅)技術可實現集成電路中元器件的介質隔離，襯底消除了體硅CMOS(Complementary Metal OxideSemiconductor，互補金屬氧化物半導體)電路中的寄生閂鎖效應。此外，現有技術中的SOI技術還擁有寄生電容小、集成度高、速度快、工藝簡單、短溝道效應小、低壓低功耗、低漏電流、與現有硅工藝兼容等優勢。而FDSOI(Fully Depleted Silicon On Insulator，全耗盡絕緣體上硅)作為SOI體系的杰出代表，其埋氧化層(BOX)和頂部硅厚度均較薄，寄生電容更小、速度更快、功耗更低、抗輻射性能極強。Ge(鍺)材料具有高而對稱的載流子遷移率，能夠提供更大的驅動電流和更快的開關速度；同時，Ge的禁帶寬度比Si(硅)小，所需的驅動電壓更低，Ge材料自身的優勢，使其成為高性能MOS器件極有希望的發展方向之一，但是，受于鍺材料本征性質的限制，晶體管的性能無法進一步提升。此外，玻璃襯底具備價格低廉、無生產尺寸限制、應用場景廣泛、高絕緣性等優勢，在FDSOI技術中存在許多應用優勢。

在背景技術部分中公開的以上信息只是用來加強對本文所描述技術的背景技術的理解，因此，背景技術中可能包含某些信息，這些信息對于本領域技術人員來說并未形成在本國已知的現有技術。

發明內容

本申請的主要目的在于提供一種半導體器件的制作方法以及半導體器件，以解決現有技術中SOI襯底上硅材料載流子遷移率低的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種半導體器件的制作方法，包括：提供襯底結構，所述襯底結構包括依次疊置的玻璃襯底以及頂鍺層；對所述頂鍺層進行硅離子注入以及退火操作，形成硅化鍺層；在所述硅化鍺層的裸露表面上形成晶體管。

進一步地，對所述頂鍺層進行硅離子注入以及退火操作，形成硅化鍺層，包括：在所述頂鍺層中注入所述硅離子，所述硅離子的注入能量范圍為2keV～40keV，所述硅離子的劑量范圍為1e¹⁴cm^-2～1e¹⁸cm^-2；對注入所述硅離子后的所述頂鍺層進行所述退火操作，得到所述硅化鍺層。

進一步地，在所述硅化鍺層的裸露表面上形成晶體管，包括：在所述硅化鍺層的部分裸露表面上形成柵堆疊層，所述柵堆疊層兩側的所述硅化鍺層裸露，所述柵堆疊層包括依次疊置的柵介質層以及柵導電層；在所述柵堆疊層兩側的所述硅化鍺層的裸露表面上分別形成源極以及漏極，得到所述晶體管。

進一步地，在所述硅化鍺層的部分裸露表面上形成柵堆疊層，包括：在所述硅化鍺層的裸露表面上依次形成預備柵介質層和預備柵導電層；去除部分所述預備柵導電層以及部分所述預備柵介質層，剩余的所述預備柵介質層形成所述柵介質層，剩余的所述預備柵導電層形成所述柵導電層。

進一步地，所述硅化鍺層中硅離子摻雜濃度范圍為20％～30％。

進一步地，所述退火操作的退火溫度范圍為500℃～600℃。

進一步地，所述退火操作的退火時間范圍為10s～60s。

進一步地，所述硅化鍺層的厚度范圍為5nm～20nm。

進一步地，所述頂鍺層的厚度范圍為10nm～30nm。