[發明專利]一種用于FPGA芯片的裝箱方法

有效

• 申請號: 202211066822.0
• 申請日: 2022-09-01
• 公開（公告）號: CN115392168B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 余樂;郭寶金;于重重
• 申請（專利權）人: 北京工商大學
• 主分類號: G06F30/343
• 分類號: G06F30/343
• 代理公司: 南京行高知識產權代理有限公司 32404
• 代理人: 趙洪玉

1.一種用于FPGA芯片的裝箱方法，其特征在于執行如下步驟：

1)歸類特殊原語，將FPGA中的用戶網表中符合特殊原語判定條件的DSP和RAM歸類為特殊原語；

所述特殊原語判定條件，

其中num_DSP為用戶網表中DSP的數量，num_RAM為用戶網表中RAM的數量，num_adder為用戶網表中加法器的數量，num_total為用戶網表中原語的總數量，thre為閾值；

2)預處理，將部分原語打包為分子；

3)判斷是否有未裝箱的原語，若無則結束，若有則下一步；

4)通過種子收益模型擇收益值最大的原語作為種子；

所述種子收益模型為，

seed_gain＝w1*num_in+w2*num_{used_in}+w3*num_block+w4*crit+w5*i_special，

其中，num_in為作為種子的原語的輸入引腳數與所有原語中最大輸入引腳數的比值，num_{used_in}為作為種子的原語使用的輸入引腳數與原語的輸入引腳數的比值，num_block為作為種子的原語所在分子內的原語數與最大分子內原語數量的比值，crit為原語引腳的延時，i_special用于判斷當前原語是否為特殊原語，w1、w2、w3、w4、w5為權值；

5)根據待裝箱Tile與原語之間的連接關系使用不同的裝箱收益模型；

所述裝箱收益模型分別為，與所述待裝箱Tile直接連接的原語裝箱收益模型、與所述待裝箱Tile通過特殊原語間接連接的原語裝箱收益模型、與所述待裝箱Tile通過普通原語間接連接的原語裝箱收益模型、所述待裝箱Tile通過高扇出連接的原語裝箱收益模型；

6)引腳利用率判斷，若符合要求返回步驟3)。

2.根據權利要求1所述的用于FPGA芯片的裝箱方法，其特征在于：步驟4)中的所述w1、w2、w3、w4、w5分別為0.5、0.2、0.2、0.1和0.1。

3.根據權利要求1所述的用于FPGA芯片的裝箱方法，其特征在于：所述FPGA芯片中DSP、RAM以及加法器的總占比小于20％。