[發(fā)明專利]加密碼流數(shù)據(jù)的解密方法、裝置和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202211037118.2
• 申請(qǐng)日: 2022-08-26
• 公開（公告）號(hào): CN115459900A
• 公開（公告）日: 2022-12-09
• 發(fā)明（設(shè)計(jì)）人: 趙磊
• 申請(qǐng)（專利權(quán)）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號(hào): H04L9/06
• 分類號(hào): H04L9/06;H04L9/40
• 代理公司: 江蘇坤象律師事務(wù)所 32393
• 代理人: 夏純;趙新民

本發(fā)明提供一種加密碼流數(shù)據(jù)的解密方法、裝置和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中，所述解密方法包括：提取加密碼流數(shù)據(jù)，所述加密碼流數(shù)據(jù)包括按順序排列的M組加密碼流數(shù)據(jù)，其中，M為正整數(shù)；設(shè)置N條解密通道，所述M組加密碼流數(shù)據(jù)通過(guò)所述N條解密通道進(jìn)行解密，得到相應(yīng)的M組解密碼流數(shù)據(jù)，其中，N不小于2；將所述M組解密碼流數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖并按順序進(jìn)行輸出，得到解密碼流數(shù)據(jù)。通過(guò)設(shè)置并利用多條解密通道對(duì)加密碼流數(shù)據(jù)進(jìn)行解密，解密速度高。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路數(shù)據(jù)保護(hù)領(lǐng)域，尤其涉及一種加密碼流數(shù)據(jù)的解密方法、裝置和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

集成電路主要包括專用集成電路(ASIC)、通用處理器芯片(ARM、DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA)等。

其中，現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種大規(guī)?？删幊唐骷?，由可編程邏輯模塊(CLB)、連線資源、輸入輸出模塊(IOB)以及其它IP資源(如存儲(chǔ)器、數(shù)字信號(hào)處理器等)構(gòu)成，它為用戶提供了系統(tǒng)可編程或可重配置的能力。它同時(shí)具有通用處理器芯片可編程的能力和專用集成電路執(zhí)行速度快的特點(diǎn)，因此廣泛應(yīng)用于工業(yè)控制、通信、數(shù)據(jù)中心加速運(yùn)算等領(lǐng)域。

FPGA通過(guò)加載設(shè)計(jì)碼流文件，進(jìn)行相應(yīng)的電路實(shí)現(xiàn)。而碼流文件一般存儲(chǔ)于外部CPU或者FLASH中，不管存儲(chǔ)于哪里，在加載碼流的過(guò)程中都可以截取到碼流文件的內(nèi)容。因此，如果不對(duì)碼流文件進(jìn)行加密，則第三方可以輕而易舉地獲得用戶的設(shè)計(jì)電路從而盜取到用戶的知識(shí)產(chǎn)權(quán)。

在相關(guān)技術(shù)中，碼流數(shù)據(jù)提前通過(guò)軟件進(jìn)行加密，F(xiàn)PGA在加載碼流的時(shí)候通過(guò)對(duì)應(yīng)的密鑰進(jìn)行解密，邊解密邊加載。當(dāng)碼流數(shù)據(jù)存在多組數(shù)據(jù)時(shí)，F(xiàn)PGA的解密模塊需要在下一組數(shù)據(jù)到來(lái)之前完成當(dāng)前組數(shù)據(jù)的解密。然而，目前的解密速度以及效率較低，無(wú)法適應(yīng)高速的加密碼流數(shù)據(jù)，即當(dāng)前組數(shù)據(jù)的解密速度慢，使得下一組數(shù)據(jù)需要浪費(fèi)時(shí)間等待，這嚴(yán)重限制了數(shù)據(jù)的傳輸和應(yīng)用。

因此，如何優(yōu)化加密碼流數(shù)據(jù)的解密速度，以適應(yīng)加密碼流數(shù)據(jù)輸入的速度，成為亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明是為解決上述現(xiàn)有技術(shù)的全部或部分問(wèn)題，提供了一種加密碼流數(shù)據(jù)的解密方法和裝置，設(shè)置并利用多條解密通道對(duì)加密碼流數(shù)據(jù)進(jìn)行解密，解密速度高。

本發(fā)明一方面提供了一種加密碼流數(shù)據(jù)的解密方法，所述方法包括：提取加密碼流數(shù)據(jù)，所述加密碼流數(shù)據(jù)包括按順序排列的M組加密碼流數(shù)據(jù)，其中，M為正整數(shù)；設(shè)置N條解密通道，所述M組加密碼流數(shù)據(jù)通過(guò)所述N條解密通道進(jìn)行解密，得到相應(yīng)的M組解密碼流數(shù)據(jù)塊，其中，N不小于2；將所述M組解密碼流數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖并按順序進(jìn)行輸出，得到解密碼流數(shù)據(jù)。設(shè)置并利用多條解密通道對(duì)加密碼流數(shù)據(jù)進(jìn)行解密，解密速度高。通過(guò)在解密碼流數(shù)據(jù)輸出前設(shè)置緩沖區(qū)域，為最終的解密碼流數(shù)據(jù)輸出做準(zhǔn)備，可以協(xié)調(diào)各解密碼流數(shù)據(jù)的解密速度和輸出速度，提高工作效率。

所述提取獲取加密碼流數(shù)據(jù)包括：以固定數(shù)據(jù)長(zhǎng)度提取得到M組加密碼流數(shù)據(jù)。

設(shè)置N條解密通道包括：所述N條解密通道的解密速度相等。

如此，可以通過(guò)復(fù)制原有單一的解密通道，形成多個(gè)相同的解密通道，解密速度可以提高N倍，效率較高，簡(jiǎn)化了制備及操作工藝流程，且可以通過(guò)控制解密通道使用的數(shù)量或調(diào)節(jié)設(shè)置解密通道的數(shù)量，有效控制解密速度。

所述M組加密碼流數(shù)據(jù)通過(guò)所述N條解密通道進(jìn)行解密，包括：所述M組加密碼流數(shù)據(jù)依次按順序進(jìn)入N條解密通道；當(dāng)M大于N時(shí)，第1至第N組的加密碼流數(shù)據(jù)依次按順序進(jìn)入所述N條解密通道進(jìn)行解密，得到相應(yīng)的第1至第N組解密碼流數(shù)據(jù)，第N+1組加密碼流數(shù)據(jù)在第1組加密碼流數(shù)據(jù)解密完成后進(jìn)入第1條解密通道，以此類推，直至M組加密碼流數(shù)據(jù)解密完成；當(dāng)M等于N時(shí)，第1至第N組的加密碼流數(shù)據(jù)依次按順序進(jìn)入所述第N條解密通道進(jìn)行解密，得到相應(yīng)的第1至第N組解密碼流數(shù)據(jù)。設(shè)置多條解密通道，可以以流水的方式輪流解密，解密速度高。