[發明專利]非易失性存儲器裝置和存儲裝置

在審

• 申請號: 202210876134.4
• 申請日: 2022-07-25
• 公開（公告）號: CN115954035A
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 樸奎河;金正悅;李娜利;金大漢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張川緒;史泉

公開了非易失性存儲器裝置和存儲裝置。所述非易失性存儲器裝置包括存儲器單元陣列、行解碼器電路、頁緩沖器電路和通過/失敗檢查電路，行解碼器電路選擇一條字線作為編程操作的目標，頁緩沖器電路存儲將在編程操作中被寫入與被選擇的字線連接的存儲器單元中的數據，通過/失敗檢查電路確定編程操作的通過或失敗。在編程操作中，通過/失敗檢查電路檢測第一存儲器單元的第一編程速度和第二存儲器單元的第二編程速度，并且基于第一編程速度和第二編程速度確定編程失敗。

本專利申請要求于2021年10月7日在韓國知識產權局提交的第10-2021-0133474號韓國專利申請的優先權，所述韓國專利申請的公開通過引用全部包含于此。

技術領域

在此描述的本公開的實施例涉及一種電子裝置，并且更具體地，涉及用于檢測電阻性故障的非易失性存儲器裝置以及包括該非易失性存儲器裝置的存儲裝置。

背景技術

存儲裝置在主機裝置(諸如，計算機、智能電話或智能平板)的控制下存儲數據。存儲裝置可包括將數據存儲在磁盤上的裝置(諸如，硬盤驅動器(HDD))或將數據存儲在半導體存儲器中的裝置。半導體存儲器可以是非易失性存儲器(諸如，固態驅動器(SSD)或存儲卡)。

非易失性存儲器包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃存、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。

VNAND是存儲器單元垂直地堆疊的非易失性存儲器的示例。與存儲器單元連接的字線可經由過孔(via)與電路連接。然而，在制造過孔的工藝期間，過孔中的一些會變得斷開或具有高于預期的電阻。

發明內容

本公開的至少一個實施例提供了一種具有增加的可靠性的非易失性存儲器裝置以及包括該非易失性存儲器裝置的存儲裝置。

根據實施例，一種非易失性存儲器裝置包括存儲器單元陣列、行解碼器電路、頁緩沖器電路和通過/失敗檢查電路。存儲器單元陣列包括以行和列布置的存儲器單元。存儲器單元中的兩個或更多個存儲器單元沿著垂直于基底的方向堆疊。行解碼器電路通過字線與存儲器單元的行連接，并且在編程操作中選擇字線中的一條字線作為編程操作的目標。頁緩沖器電路通過位線與存儲器單元的列連接，并且存儲將在編程操作中被寫入與被選擇的字線連接的存儲器單元中的數據。通過/失敗檢查電路與頁緩沖器電路連接，并且在編程操作中確定編程操作的通過或失敗。位線包括第一位線組的位線和第二位線組的位線。在編程操作中，通過/失敗檢查電路檢測與被選擇的字線連接的存儲器單元之中的與第一位線組的位線連接的第一存儲器單元的第一編程速度，并檢測與被選擇的字線連接的存儲器單元之中的與第二位線組的位線連接的第二存儲器單元的第二編程速度，并且基于第一編程速度和第二編程速度確定編程失敗。

根據實施例，一種非易失性存儲器裝置包括存儲器單元陣列、行解碼器電路、頁緩沖器電路和通過/失敗檢查電路。存儲器單元陣列包括以行和列布置的存儲器單元，其中，存儲器單元中的兩個或更多個存儲器單元沿著垂直于基底的方向堆疊。行解碼器電路通過字線與存儲器單元的行連接，并且在測試操作中選擇字線中的一條字線作為第一編程操作和第二編程操作的目標，測試操作包括第一編程操作和第二編程操作。頁緩沖器電路通過位線與存儲器單元的列連接，并且存儲將在第一編程操作中被寫入與被選擇的字線連接的存儲器單元中的第一數據，并且存儲將在第二編程操作中被寫入與被選擇的字線連接的存儲器單元中的第二數據。通過/失敗檢查電路與頁緩沖器電路連接，并且確定測試操作中的第一編程操作和第二編程操作中的每個的通過或失敗。通過/失敗檢查電路根據在第一編程操作中與被選擇的字線連接的存儲器單元檢測第一編程速度，根據在第二編程操作中與被選擇的字線連接的存儲器單元檢測第二編程速度，并且基于第一編程速度和第二編程速度確定測試失敗。