[發(fā)明專利]一種基于斜率檢測(cè)的死區(qū)時(shí)間產(chǎn)生電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202210799433.2
• 申請(qǐng)日: 2022-07-08
• 公開(kāi)（公告）號(hào): CN114977762A
• 公開(kāi)（公告）日: 2022-08-30
• 發(fā)明（設(shè)計(jì)）人: 方健;張益森;史清晨;楊曦禾;顏泠;唐玲麗;梁英東;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H02M1/38
• 分類號(hào): H02M1/38;H02M1/08
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 孫一峰

1.一種基于斜率檢測(cè)的死區(qū)時(shí)間產(chǎn)生電路，其特征在于，包括斜率檢測(cè)模塊、死區(qū)時(shí)間生成模塊；定義功率管的輸出節(jié)點(diǎn)為SW節(jié)點(diǎn)，同時(shí)SW節(jié)點(diǎn)作為斜率檢測(cè)模塊的輸入節(jié)點(diǎn)，定義與SW節(jié)點(diǎn)呈固定電位差的電源軌為VB節(jié)點(diǎn)；

所述斜率檢測(cè)模塊包括第一齊納管、第一電阻、第一PMOS管、第一NMOS管、第一三極管以及第一LDMOS管，SW節(jié)點(diǎn)連接到第一齊納管的陽(yáng)極，第一齊納管的陰極連接到第一電阻的第一端口以及第一三極管的基極；第一電阻的第二端口與VB節(jié)點(diǎn)相連，VB節(jié)點(diǎn)與第一PMOS管的源級(jí)相連；第一PMOS管的柵極與漏級(jí)相連并且連接到第一三極管的集電極；第一三極管的發(fā)射極與第一LDMOS管的漏級(jí)相連；第一LDMOS管的柵極與輸入偏置電壓vbias節(jié)點(diǎn)相連，源級(jí)與第一NMOS管的漏級(jí)和柵極相連并且作為死區(qū)檢測(cè)模塊的輸出；第一NMOS管的源級(jí)與模擬地相連；

所述死區(qū)時(shí)間生成模塊包括第二NMOS管、第三NMOS管、第二電阻、第三電阻以及第一反相器、第二反相器、第三反相器、第四反相器、第五反相器；第二NMOS管和第三NMOS管的柵極作為死區(qū)時(shí)間生成模塊的輸入與斜率檢測(cè)模塊的輸出相連；第二NMOS的源級(jí)連接到地，漏級(jí)與第二電阻的第一端口相連，并且漏級(jí)輸出分別經(jīng)過(guò)第一反相器、第二反相器輸出SW節(jié)點(diǎn)的下降沿死區(qū)時(shí)間；第二電阻的第二端口連接到模擬電源；第三NMOS的源級(jí)連接到地，漏級(jí)與第三電阻的第一端口相連，并且漏級(jí)輸出分別經(jīng)過(guò)第三反相器、第四反相器、第五反相器輸出SW節(jié)點(diǎn)的上升沿死區(qū)時(shí)間；第三電阻的第二端口連接到模擬電源。