[發明專利]低邊驅動輸出電路及芯片

在審

• 申請號: 202210783491.6
• 申請日: 2022-06-27
• 公開（公告）號: CN115995945A
• 公開（公告）日: 2023-04-21
• 發明（設計）人: 叢永鑫;張奉江
• 申請（專利權）人: 成都思瑞浦微電子科技有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088;H02M1/32
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 錢超

本發明公開了一種低邊驅動輸出電路及芯片，輸出電路包括：低邊開關管、MOS管以及鉗位單元。低邊開關管與感性負載相連形成輸出節點；MOS管與輸出節點相連，MOS管用于在低邊開關管從導通狀態到關斷狀態時，對輸出節點進行鉗位；鉗位單元與輸出節點和MOS管的隔離端相連，鉗位單元用于在低邊開關管從導通狀態到關斷狀態時，對MOS管的隔離端電壓進行鉗位。本發明的低邊驅動輸出電路通過設置MOS管，使得當驅動電感負載以及低邊開關管從導通狀態到關斷狀態時，起到對輸出節點處的電壓進行鉗位以保護輸出節點的作用，同時通過鉗位單元保證MOS管的隔離端的電壓高于MOS管的漏極電壓，避免MOS管中的寄生PN結的導通，減少漏電。

技術領域

本發明是關于集成電路領域，特別是關于一種低邊驅動輸出電路及芯片。

背景技術

多數低邊驅動芯片在驅動感性負載時，由于電感續流的作用，使得輸出電壓高于供電電壓。為了達到保護作用，需要采用一種方式對低邊驅動芯片的輸出電壓進行鉗位。

如圖1所示，現有技術中的一種方式是芯片通過輸出端和地之間外接齊納二極管D以達到鉗位目的，但是由于流過二極管D的電流會較大，所以二極管D需要耗費較大面積。

如圖2所示，現有技術中的另一種方式是芯片輸出端和低邊驅動MOS管MN的柵極之間內部集成兩個陽極相連的二極管D1、D2(二極管D1是齊納二極管，二極管D2是肖特基二極管)，以達到在過壓時打開低邊驅動MOS管MN來保護輸出節點，但是這樣會在低邊驅動MOS管MN上消耗較多能量。

綜合上述，兩種低邊驅動輸出電路的現有方案都有不同的缺點，限制了其在一些低面積和低功耗產品的應用。

公開于該背景技術部分的信息僅僅旨在增加對本發明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現有技術。

發明內容

本發明的目的在于提供一種低邊驅動輸出電路及芯片，其能夠降低功耗以及減小芯片面積。

為實現上述目的，本發明的實施例提供了一種低邊驅動輸出電路，包括：低邊開關管、MOS管以及鉗位單元。

低邊開關管與感性負載相連，所述低邊開關管與感性負載相連形成輸出節點；MOS管與輸出節點和電源電壓相連，所述MOS管用于在所述低邊開關管從導通狀態到關斷狀態時，對輸出節點的輸出電壓進行鉗位；鉗位單元與輸出節點和MOS管的隔離端相連，所述鉗位單元用于在低邊開關管從導通狀態到關斷狀態時，對MOS管的隔離端電壓進行鉗位。

在本發明的一個或多個實施例中，所述鉗位單元用于在輸出節點的輸出電壓升高時升高MOS管的隔離端電壓，以使MOS管的隔離端電壓大于輸出節點的輸出電壓。

在本發明的一個或多個實施例中，所述鉗位單元包括若干第一二極管和第二二極管，所述第一二極管的陽極與電源電壓相連，所述第一二極管的陰極與第二二極管的陰極以及MOS管的隔離端相連，所述第二二極管的陽極與輸出節點相連。

在本發明的一個或多個實施例中，所述MOS管的源極和柵極相連且與電源電壓相連，所述MOS管的漏極和輸出節點相連。

在本發明的一個或多個實施例中，所述輸出電路還包括放電單元，所述放電單元與MOS管的隔離端相連，所述放電單元用于在MOS管的隔離端電壓下降時加快其下降速度。

在本發明的一個或多個實施例中，所述放電單元包括電阻，所述電阻的第一端與電源電壓相連，所述電阻的第二端與MOS管的隔離端相連。

在本發明的一個或多個實施例中，所述MOS管為LDMOS管。

在本發明的一個或多個實施例中，所述低邊開關管的漏極與感性負載相連形成輸出節點，所述低邊開關管的源極與地相連。

在本發明的一個或多個實施例中，所述低邊開關管的柵極與放大器的輸出端相連。