[發明專利]陣列基板、顯示面板及顯示裝置

在審

• 申請號: 202210727178.0
• 申請日: 2022-06-24
• 公開（公告）號: CN114899198A
• 公開（公告）日: 2022-08-12
• 發明（設計）人: 吳忠厚;周思思;張露;張金方;朱修劍
• 申請（專利權）人: 合肥維信諾科技有限公司;昆山國顯光電有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L27/32
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 呂倩茹

1.一種陣列基板，其特征在于，包括襯底以及依次遠離所述襯底的第一金屬層、第二金屬層、第三金屬層和第四金屬層，所述第一金屬層、所述第二金屬層、所述第三金屬層和所述第四金屬層中相鄰膜層之間設置有絕緣層；

所述陣列基板還包括第一初始化信號線和第二初始化信號線，所述第一初始化信號線和所述第二初始化信號線用于傳輸不同的初始化信號，所述第一初始化信號線和所述第二初始化信號線均沿第一方向延伸且均位于所述第四金屬層。

2.根據權利要求1所述的陣列基板，其特征在于，所述陣列基板還包括第五金屬層，所述第五金屬層位于所述第四金屬層遠離所述襯底的一側；

所述陣列基板還包括第一輔助線和所述第二輔助線中的至少一者；

所述第一輔助線沿第二方向延伸，位于所述第五金屬層且通過第一過孔與所述第一初始化信號線連接；

所述第二輔助線沿所述第二方向延伸，位于所述第五金屬層且通過第二過孔與所述第二初始化信號線連接；

優選的，在第一方向上，所述第一輔助線和所述第二輔助線交替排布，所述第一方向和所述第二方向相交；

優選的，相鄰的所述第一輔助線和所述第二輔助線之間設置有沿所述第一方向排布的至少兩個像素電路。

3.根據權利要求1所述的陣列基板，其特征在于，所述陣列基板還包括像素電路，所述像素電路包括驅動晶體管、第一晶體管、第二晶體管和發光元件的第一電極；

所述第一晶體管的第一極電連接所述第一初始化信號線，所述第一晶體管的第二極電連接所述驅動晶體管的柵極；

所述第二晶體管的第一極電連接所述第二初始化信號線，所述第二晶體管的第二極電連接發光元件的第一電極；

優選的，所述第一晶體管為銦鎵鋅氧化物薄膜晶體管；

優選的，所述第二晶體管為低溫多晶硅薄膜晶體管；

優選的，所述陣列基板還包括：

第一半導體層，位于所述襯底與所述第一金屬層之間，所述第二晶體管的有源層位于所述第一半導體層；

第二半導體層，位于所述第二金屬層與所述第三金屬層之間，所述第一晶體管的有源層位于所述第二半導體層。

4.根據權利要求3所述的陣列基板，其特征在于，所述陣列基板還包括第一連接部，所述像素電路還包括第三晶體管，所述第一連接部位于所述第四金屬層，所述驅動晶體管的柵極位于第一金屬層，所述第一連接部通過第三過孔連接所述驅動晶體管的柵極，所述第一連接部通過第四過孔連接所述第三晶體管的源極或漏極；

優選的，所述第二初始化信號線包括多個第一段和多個第二段，所述第一段和所述第二段交替連接，在第二方向上且在所述第四過孔遠離所述驅動晶體管的一側，所述第二段在所述襯底上的正投影部分圍繞所述第四過孔在所述襯底上的正投影；

優選的，在所述第二方向上，所述第一段位于所述驅動晶體管和所述第二段之間，所述第一段沿所述第一方向延伸，所述第二段的部分線段沿所述第一方向延伸，所述第一方向和所述第二方向相交。

5.根據權利要求1至4任一項所述的陣列基板，其特征在于，所述陣列基板包括在所述第一方向上排布的多個像素電路組，每個所述像素電路組包括兩個像素電路，所述像素電路組中的兩個像素電路鏡像設置；

優選的，所述像素電路包括多個低溫多晶硅薄膜晶體管，多個所述低溫多晶硅薄膜晶體管的有源層之間通過第二連接部相互連接，所述第二連接部為多晶硅半導體連接部；

優選的，在所述第一方向上，相鄰且屬于不同所述像素電路組中的兩個所述像素電路的多個所述低溫多晶硅薄膜晶體管的有源層之間通過第三連接部相互連接，所述第三連接部為多晶硅半導體連接部。