[發明專利]半導體裝置

在審

• 申請號: 202210706206.0
• 申請日: 2022-06-21
• 公開（公告）號: CN115377109A
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L27/02;H01L29/10;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

靜態隨機存取存儲器(SRAM)單元的讀取端口包括讀取端口傳輸閘(R_PG)晶體管和讀取端口下拉(R_PD)晶體管。SRAM單元的寫入端口包括至少一寫入端口傳輸閘(W_PG)晶體管、寫入端口下拉(W_PD)晶體管和寫入端口上拉(W_PU)晶體管。R_PG晶體管、R_PD晶體管、W_PG晶體管、W_PD晶體管和W_PU晶體管是全繞式柵極(GAA)晶體管。R_PG晶體管具有第一通道寬度。R_PD晶體管具有第二通道寬度。W_PG晶體管具有第三通道寬度。W_PD晶體管具有第四通道寬度。W_PU晶體管具有第五通道寬度。第一通道寬度和第四通道寬度各自小于第二通道寬度。第三通道寬度大于第五通道寬度。

技術領域

本公開是關于一種半導體裝置，特別是具有全繞式柵極(GAA)晶體管的雙端口SRAM裝置，并且為不同的晶體管使用不同的通道寬度的半導體裝置。

背景技術

在深次微米集成電路技術(deep sub-micron integrated circuit technology)中，嵌入式靜態隨機存取存儲器(static random access memory；SRAM)裝置已成為高速通信、圖像處理和系統單芯片(system-on-chip；SOC)產品的流行存儲器單元。微處理器和SOC中的嵌入式SRAM的數量不斷增加，以滿足每一新技術世代的效能要求。隨著硅技術持續從一代到下一代微縮，現有的SRAM裝置及/或其制造可能會遇到限制。舉例來說，SRAM裝置的讀取端口和寫入端口(或甚至相同讀取端口或寫入端口內的不同晶體管)可能有不同的考量和要求。然而，現有的SRAM設計沒有充分考慮到這些差異。結果，SRAM讀取效能及/或寫入效能沒有得到充分優化。作為另一個示例，SRAM裝置傳統上被制造為平面裝置或鰭式場效晶體管(Fin Field-Effect Transistor；FinFET)裝置。隨著持續裝置微縮制程，平面裝置或甚至FinFET裝置可能無法滿足新一代SRAM裝置的需求或彈性要求。

因此，盡管現有的SRAM裝置通常已足以滿足其預期目的，但它們并非在各個方面都令人滿意。

發明內容

本公開提供一種半導體裝置。半導體裝置包括靜態隨機存取存儲器(SRAM)單元的讀取端口的第一晶體管，以及靜態隨機存取存儲器單元的讀取端口的第二晶體管。第一晶體管具有第一通道寬度，并且第二晶體管具有第二通道寬度，第二通道寬度不同于第一通道寬度。

本公開提供一種半導體裝置。半導體裝置包括靜態隨機存取存儲器(SRAM)單元的讀取端口，以及靜態隨機存取存儲器單元的寫入端口。讀取端口包括讀取端口傳輸閘(R_PG)晶體管和讀取端口下拉(R_PD)晶體管。寫入端口包括至少一寫入端口傳輸閘(W_PG)晶體管、寫入端口下拉(W_PD)晶體管和寫入端口上拉(W_PU)晶體管。讀取端口傳輸閘晶體管、讀取端口下拉晶體管、寫入端口傳輸閘晶體管、寫入端口下拉晶體管和寫入端口上拉晶體管是全繞式柵極(GAA)晶體管。讀取端口傳輸閘晶體管具有第一通道寬度。讀取端口下拉晶體管具有第二通道寬度。寫入端口傳輸閘晶體管具有第三通道寬度。寫入端口下拉晶體管具有第四通道寬度。寫入端口上拉晶體管具有第五通道寬度。第一通道寬度和第四通道寬度各自小于第二通道寬度。第三通道寬度大于第五通道寬度。

本公開提供一種半導體裝置的制造方法。半導體裝置的制造方法包括接收靜態隨機存取存儲器(SRAM)單元的布局設計，其中布局設計包括：讀取端口傳輸閘(R_PG)晶體管，讀取端口下拉(R_PD)晶體管，寫入端口傳輸閘(W_PG)晶體管，寫入端口下拉(W_PD)晶體管，以及寫入端口上拉(W_PU)晶體管；以及通過相對于讀取端口傳輸閘晶體管的主動區和相對于寫入端口下拉晶體管的主動區加寬讀取端口下拉晶體管的主動區來至少部分地修改布局設計。

附圖說明

本公開實施例可通過閱讀以下的詳細說明以及范例并配合相應的圖式以更詳細地了解。需要注意的是，依照業界的標準操作，各種特征部件并未依照比例繪制。事實上，為了清楚論述，各種特征部件的尺寸可以任意地增加或減少。還要注意的是，所附的圖式僅顯示了本公開的典型實施例，因此不應認為是對范圍的限制，因為本公開可以同樣適用于其他實施例。