[發明專利]基于時分復用增益校準的開環小數分頻器和時鐘系統

有效

• 申請號: 202210632259.2
• 申請日: 2022-06-07
• 公開（公告）號: CN114710154B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 史明甫;許長喜;楊錦城
• 申請（專利權）人: 紹興圓方半導體有限公司
• 主分類號: H03L7/193
• 分類號: H03L7/193;H03L7/197;H03M1/10
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種基于時分復用增益校準的開環小數分頻器，其特征在于，包括：調制模塊、多模分頻器、第一延遲分頻模塊、第二延遲分頻模塊和增益校準模塊；

所述調制模塊用于根據小數分頻系數產生輸出比特位和量化誤差，并通過將所述輸出比特位與整數分頻系數相加產生分頻控制信號；

所述多模分頻器連接所述調制模塊的輸出端，用于根據所述分頻控制信號在N/N+1分頻比之間進行切換，并對輸入時鐘進行分頻輸出多模分頻時鐘；

所述第一延遲分頻模塊連接所述多模分頻器的輸出端，用于對所述多模分頻時鐘進行延遲，生成第一延遲時鐘，并對所述第一延遲時鐘進行分頻，生成第一分頻時鐘；

所述第二延遲分頻模塊連接所述調制模塊的輸出端和所述多模分頻器的輸出端，用于根據所述量化誤差對所述多模分頻時鐘進行延遲，生成第二延遲時鐘，并對所述第二延遲時鐘進行分頻，生成第二分頻時鐘；

所述增益校準模塊連接所述第一延遲分頻模塊的輸出端和所述第二延遲分頻模塊的輸出端，用于從所述第一延遲時鐘和所述第二延遲時鐘中提取出對應同一多模分頻時鐘上升沿的可校準的上升沿對，并根據所述上升沿對中兩個上升沿的相位差生成第一增益調節量或第二增益調節量；

所述第一增益調節量，用于在所述量化誤差被設置為固定值0、所述多模分頻時鐘在無延遲差異分別進入到所述第一延遲分頻模塊和所述第二延遲分頻模塊的情況下，對所述第一延遲分頻模塊的延遲增益進行校準，以使從所述多模分頻時鐘到形成所述上升沿對所經歷的總延遲時間相同；

所述第二增益調節量，用于在所述量化誤差被設置為固定值1、所述多模分頻時鐘進入到所述第一延遲分頻模塊相較于進入所述第二延遲分頻模塊延遲了一個所述輸入時鐘的周期的情況下，對所述第二延遲分頻模塊的延遲增益進行校準，以使從所述多模分頻時鐘到形成所述上升沿對所經歷的總延遲時間相同；

其中，N為所述整數分頻系數，且為大于或等于1的正整數；

所述第一延遲分頻模塊包括：第一數字時間轉換器和第一后分頻器；

所述第一數字時間轉換器連接所述多模分頻器的輸出端，用于對所述多模分頻時鐘進行延遲，生成所述第一延遲時鐘；

所述第一后分頻器連接所述第一數字時間轉換器的輸出端，用于對所述第一延遲時鐘進行分頻，生成所述第一分頻時鐘；

所述第二延遲分頻模塊包括：第二數字時間轉換器和第二后分頻器；

所述第二數字時間轉換器連接所述調制模塊的輸出端和所述多模分頻器的輸出端，用于根據所述量化誤差對所述多模分頻時鐘進行延遲，生成所述第二延遲時鐘；

所述第二后分頻器連接所述第二數字時間轉換器的輸出端，用于對所述第二延遲時鐘進行分頻，生成所述第二分頻時鐘；

所述增益校準模塊包括：第一相位選擇模塊、第二相位選擇模塊、鑒相器和數字校準模塊；

所述第一相位選擇模塊連接所述第一數字時間轉換器的輸出端和所述第一后分頻器的輸出端，用于從所述第一延遲時鐘中提取出可校準的第一上升沿；

所述第二相位選擇模塊連接所述第二數字時間轉換器的輸出端和所述第二后分頻器的輸出端，用于從所述第二延遲時鐘中提取出可校準的第二上升沿；對應同一所述多模分頻時鐘上升沿的所述可校準的第一上升沿和所述可校準的第二上升沿，形成一個所述上升沿對；

所述鑒相器連接所述第一相位選擇模塊的輸出端和所述第二相位選擇模塊的輸出端，用于對所述上升沿對中的所述第一上升沿和所述第二上升沿的相位進行比較，生成比較值；

所述數字校準模塊連接所述鑒相器的輸出端，用于在所述量化誤差被設置為固定值0、所述多模分頻時鐘在無延遲差異分別進入到所述第一延遲分頻模塊和所述第二延遲分頻模塊的情況下，根據所述比較值生成所述第一增益調節量，并根據所述第一增益調節量對所述第一數字時間轉換器的延遲增益進行校準，以使所述比較值的平均值發生反復為止；或者，在所述量化誤差被設置為固定值1、所述多模分頻時鐘進入到所述第一延遲分頻模塊相較于進入所述第二延遲分頻模塊延遲了一個輸入時鐘的周期的情況下，根據所述比較值生成所述第二增益調節量，并根據所述第二增益調節量對所述第二數字時間轉換器的延遲增益進行校準，以使所述比較值的平均值發生反復為止；

所述數字校準模塊，還用于根據所述第二延遲時鐘產生邏輯分離控制字。