[發明專利]移位寄存器單元、柵極驅動電路、顯示基板和顯示裝置

在審

• 申請號: 202210615022.3
• 申請日: 2022-05-31
• 公開（公告）號: CN114927155A
• 公開（公告）日: 2022-08-19
• 發明（設計）人: 袁東旭;趙劍;毛大龍;劉子正;向建民
• 申請（專利權）人: 京東方科技集團股份有限公司;武漢京東方光電科技有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/32;G09G3/3266;G09G3/34;G09G3/36
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 鄭哲琦;吳昊

本公開提供一種移位寄存器單元、柵極驅動電路、顯示基板和顯示裝置。該移位寄存器單元中，第一拉動控制電路，用于在第二時鐘信號的控制下將第二節點的電壓設置為有效電壓并將第三節點的電壓設置為無效電壓；第一拉動電路，用于在第二節點的有效電壓的控制下對第一節點和信號輸出端的電壓設置為無效電壓；第二拉動控制電路，用于在第一時鐘信號的控制下將第三節點的電壓設置為有效電壓并將第二節點的電壓設置為無效電壓；第二拉動電路，用于在第三節點的有效電壓的控制下對第一節點和信號輸出端的電壓拉至無效電壓。第一拉動電路和第二拉動電路交替工作，涉及的晶體管壽命延長。

技術領域

本公開屬于顯示技術領域，更具體地，涉及一種移位寄存器單元、柵極驅動電路、顯示基板和顯示裝置。

背景技術

本部分旨在為權利要求書中陳述的實施方式提供背景或上下文。此處的描述不因為包括在本部分中就承認是現有技術。

顯示面板的像素陣列通常包括多行柵線和與之交錯的多列數據線。對柵線的驅動可以通過集成驅動電路實現。近幾年隨著非晶硅薄膜晶體管或氧化物薄膜晶體管制備工藝的不斷提高，也可以將柵線驅動電路直接集成在薄膜晶體管陣列基板上構成GOA(Gatedriver On Array)來對柵線進行驅動。例如，可以采用由多個級聯的移位寄存器單元構成的GOA為像素陣列的多行柵線提供開關態電壓信號，從而例如控制多行柵線依序打開，以進行逐行掃描，并且同時由數據線向像素陣列中對應行的像素單元提供數據信號，以在各像素單元形成顯示圖像的各灰階所需要的灰度電壓，進而顯示一幀圖像。晶體管老化進而使得其性能漂移會對顯示質量產生很大的影響。

發明內容

本公開提供一種移位寄存器單元、柵極驅動電路、顯示基板和顯示裝置。

本公開采用如下技術方案：一種移位寄存器單元，包括：

輸入電路，用于根據級聯輸入信號將第一節點的電壓設置為有效電壓；

輸出電路，用于在所述第一節點的有效電壓的控制下將接收到的時鐘信號傳遞至信號輸出端；

第一拉動控制電路，用于在第二時鐘信號的控制下將第二節點的電壓設置為有效電壓并將第三節點的電壓設置為無效電壓；

第一拉動電路，用于在所述第二節點的有效電壓的控制下對所述第一節點和所述信號輸出端的電壓設置為無效電壓；

第二拉動控制電路，用于在第一時鐘信號的控制下將所述第三節點的電壓設置為有效電壓并將所述第二節點的電壓設置為無效電壓；

第二拉動電路，用于在所述第三節點的有效電壓的控制下對所述第一節點和所述信號輸出端的電壓拉至無效電壓。

在一些實施例中，所述第一拉動控制電路包括：第九晶體管和第十二晶體管；所述第九晶體管的控制極和第一極連接第二時鐘信號端以接收所述第二時鐘信號，所述第九晶體管的第二極連接所述第二節點；所述第十二晶體管的控制極連接所述第二時鐘信號端，所述第十二晶體管的第一極連接所述第三節點，所述第十二晶體管的第二極連接一固定電壓端。

在一些實施例中，所述第二拉動控制電路包括：第五晶體管和第七晶體管；所述第五晶體管的控制極和第一極連接第一時鐘信號端以接收所述第一時鐘信號，所述第五晶體管的第二極連接所述第三節點；所述第七晶體管的控制極連接所述第一時鐘信號端，所述第七晶體管的第一極連接所述第二節點，所述第七晶體管的第二極連接一固定電壓端。

在一些實施例中，所述第一拉動電路包括：第十晶體管和第十一晶體管；所述第十晶體管的控制極連接所述第二節點，所述第十晶體管的第一極連接所述第一節點，所述第十晶體管的第二極連接一固定電壓端；所述第十一晶體管的控制極連接所述第二節點，所述第十一晶體管的第一極連接所述信號輸出端，所述第十一晶體管的第二極連接所述固定電壓端。