[發明專利]具有下拉結構的交叉耦合型電平轉換電路

有效

• 申請號: 202210578759.2
• 申請日: 2022-05-25
• 公開（公告）號: CN114978151B
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 袁冰;袁昕;程天陽;陳亞蕓
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/017;H03K19/003
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 田文英;王品華

1.一種具有下拉結構的交叉耦合型電平轉換電路，包括輸入端VIN、輸出端VOUT、三個電源、反相器、偏置結構；其特征在于，還包括交叉耦合結構和下拉結構；所述下拉結構包括：第五NMOS晶體管MN5、第六NMOS晶體管MN6、第七NMOS晶體管MN7、第八NMOS晶體管MN8、第九NMOS晶體管MN9以及第十NMOS晶體管MN10；其中第五NMOS晶體管MN5漏極與交叉耦合結構的輸入節點A連接，柵極與交叉耦合結構中的輸入節點B連接，源極與第七NMOS晶體管MN7的漏極連接；第六NMOS晶體管MN6漏極與交叉耦合結構的輸入節點B連接，柵極與交叉耦合結構中的輸入節點A連接，源極與第八NMOS晶體管MN8的漏極連接；下拉結構中的第九NMOS晶體管MN9柵極與交叉耦合結構中的輸入節點A連接，漏極與交叉耦合結構中的輸入節點B連接，源極接地；下拉結構中的第十NMOS晶體管MN10柵極與交叉耦合結構中的輸入節點B連接，漏極與交叉耦合結構中的輸入節點A連接，源極接地；下拉結構中的第七NMOS晶體管MN7漏極與第五NMOS晶體管MN5源極連接，柵極與交叉耦合結構中的輸入節點A連接，源極接地；下拉結構中的第八NMOS晶體管MN8漏極與第六NMOS晶體管MN6源極連接，柵極與交叉耦合結構中的輸入節點B連接，源極接地；交叉耦合結構中第三PMOS晶體管MP3與第四PMOS晶體管MP4交叉連接，第三PMOS晶體管MP3柵極與第四PMOS晶體管MP4漏極連接，第四PMOS晶體管MP4柵極與第三PMOS晶體管MP3漏極連接，第三PMOS晶體管MP3與第四PMOS晶體管MP4的源極接電源BYP。

2.根據權利要求1所述的具有下拉結構的交叉耦合型電平轉換電路，其特征在于，所述三個電源分別為第一電源BST、第二電源BYP和第三電源SW，所述第一電源BST的電壓比第三電源SW高X伏，X的取值范圍為[3，6]伏；所述的第三電源SW電壓為Y伏，Y的取值范圍為[0，100]伏；所述第二電源BYP電壓為Z伏，Z的取值范圍為[3，6]伏，輸入端輸入的信號是一工作在電壓范圍SW到BST的信號，所述輸出端用以輸出的信號是一工作在電壓范圍地GND到BYP的信號。

3.根據權利要求1所述的具有下拉結構的交叉耦合型電平轉換電路，其特征在于，所述偏置結構包括：第一PMOS晶體管MP1、第二PMOS晶體管MP2、第一NMOS晶體管MN1以及第二NMOS晶體管MN2；其中，第一PMOS晶體管MP1的柵極連接反相器輸出端，源極與第一電源線BST相連，漏極與第一NMOS晶體管MN1的漏極相連；所述第二PMOS晶體管MP2的柵極連接輸入端，源極與第一電源線BST相連，漏極與第二NMOS晶體管MN2的漏極相連；所述第一NMOS晶體管MN1的柵極與第二電源線BYP相連，漏極與節點A相連；所述第二NMOS晶體管MN2的柵極與第二電源線BYP相連，漏極與節點B相連；所述的第一PMOS晶體管MP1、第二PMOS晶體管MP2、第一NMOS晶體管MN1和第二NMOS晶體管MN2均為高壓晶體管。

4.根據權利要求1所述的具有下拉結構的交叉耦合型電平轉換電路，其特征在于，所述交叉耦合結構包括：第三PMOS晶體管MP3、第四PMOS晶體管MP4、第三NMOS晶體管MN3和第四NMOS晶體管MN4；其中，第三PMOS晶體管MP3的源極與第二電源線BYP相連，漏極與第三NMOS晶體管MN3的漏極相連，柵極與第四NMOS晶體管MN4的漏極相連；所述第四PMOS晶體管MP4的源極與第二電源線BYP相連，漏極與第四NMOS晶體管MN4的漏極相連，柵極與第三NMOS晶體管MN3的漏極相連；所述第三NMOS晶體管MN3的柵極與節點A相連，源極與GND相連；所述第四NMOS晶體管MN4的柵極與節點B相連，漏極與輸出端VOUT相連，源極與GND相連。