[發明專利]RISC架構處理器的寄存器架構、寄存器組及RISC架構處理器

有效

• 申請號: 202210566219.2
• 申請日: 2022-05-24
• 公開（公告）號: CN114661355B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 楊智華;周黃;趙文攀
• 申請（專利權）人: 深圳市智想科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F15/80
• 代理公司: 深圳協成知識產權代理事務所(普通合伙) 44458
• 代理人: 章小燕

本發明公開一種RISC架構處理器的寄存器架構、寄存器組及RISC架構處理器，涉及處理器技術領域。所述寄存器架構包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供給處理器根據通用寄存器的指令對所述通用寄存器執行通用的讀寫操作；所述特殊寄存器，用于提供處理器根據指定的指令對所述特殊寄存器執行條件判斷、跳轉類操作或運算類操作。從而可以減少處理器指令集條件判斷/跳轉類指令的種類，減少專用于處理標志位和超出位寬的計算結果的指令類型和數目，降低處理器硬件設計的實現難度和成本，提高處理器執行條件判斷、跳轉類操作或運算類操作的性能，降低此類操作的指令開銷，同時不會明顯降低處理器的性能。

技術領域

本發明涉及處理器技術領域，尤其涉及一種RISC架構處理器的寄存器架構、寄存器組及RISC架構處理器。

背景技術

隨著集成電路技術的發展，處理器的規模越來越大，結構越來越復雜，同時性能也越來越高。

目前的處理器中，根據指令集的技術特點上大致分成兩大種類架構：復雜指令集處理器（Complex Instruction Set Computing，CISC）和精簡指令集處理器（ReducedInstruction Set Computing，RISC）。RISC架構的指令集系統相對簡單，只需要實現有限的常用且比較簡單的指令，其他的復雜操作通過編譯技術由多條指令組合完成。

目前，基于RISC架構的處理器是采用寄存器到寄存器的結構模型，即運算操作的源操作數來自寄存器，然后將運算結果存儲到寄存器。因此，RISC架構處理器通常擁有固定數目（多數是16或32個）的通用寄存器并將其尋址方式直接編碼在指令編碼中。在軟件程序中，通常根據某些指令執行后產生的結果標志位作為程序改變進程的判斷條件，因此標志位的存儲和讀取操作的復雜程度會影響處理器執行軟件程序的性能。另外，某些指令執行后的結果可能會產生超出單個寄存器位寬的結果，因此超出位寬部分的結果的存儲和讀取操作的復雜程度也會影響處理器執行軟件程序的性能。

所以，目前處理器在指令執行后，其執行結果對標志位操作的復雜程度和/或超出單個寄存器位寬的計算結果可能會造成處理器性能下降，造成增加硬件設計電路的復雜度以及軟件編寫的復雜度。

發明內容

本發明實施例旨在提供一種RISC架構處理器的寄存器架構、寄存器組及RISC架構處理器，旨在解決現有的目前處理器在指令執行后的結果對標志位操作的復雜程度和/或超出單個寄存器位寬的計算結果可能會造成處理器性能下降，造成增加硬件設計電路的復雜度以及軟件編寫的復雜度的問題。

為解決上述技術問題，本發明第一方面實施例提供以下技術方案：一種RISC架構處理器的寄存器架構，所述寄存器架構包括：若干通用寄存器和若干特殊寄存器；其中：

所述通用寄存器，用于提供給處理器根據通用寄存器的指令對所述通用寄存器執行通用的讀寫操作；

所述特殊寄存器，用于提供處理器根據指定的指令對所述特殊寄存器執行條件判斷、跳轉類操作或運算類操作。

本發明第二方面實施例提供以下技術方案：一種RISC架構處理器的寄存器組，所述寄存器組是以本發明第一方面實施例所述的RISC架構處理器的寄存器架構為標準構建。

本發明第三方面實施例提供以下技術方案：一種RISC架構處理器，所述RISC架構處理器包括本發明第二方面實施例所述的RISC架構處理器的寄存器組。