[發(fā)明專利]一種時(shí)序違例修復(fù)方法、裝置、存儲(chǔ)介質(zhì)及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202210546528.3
• 申請(qǐng)日: 2022-05-20
• 公開（公告）號(hào): CN114676658B
• 公開（公告）日: 2022-08-16
• 發(fā)明（設(shè)計(jì)）人: 金文江;欒曉琨;蔣劍鋒;陳占之;邊少鮮;孫永豐;王翠娜;黃薇
• 申請(qǐng)（專利權(quán)）人: 飛騰信息技術(shù)有限公司
• 主分類號(hào): G06F30/3315
• 分類號(hào): G06F30/3315;G06F30/392;G06F30/394
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 王思楠

1.一種時(shí)序違例修復(fù)方法，其特征在于，所述方法包括：

通過(guò)集成電路的布局布線圖確定目標(biāo)點(diǎn)，其中，所述目標(biāo)點(diǎn)為所述集成電路中出現(xiàn)最小脈沖寬度違例的時(shí)序單元；

在所述目標(biāo)點(diǎn)對(duì)應(yīng)的目標(biāo)時(shí)鐘路徑的負(fù)載大于預(yù)設(shè)的第一負(fù)載閾值時(shí)，在所述目標(biāo)點(diǎn)的時(shí)鐘端插入緩沖器，其中，所述目標(biāo)時(shí)鐘路徑為所述目標(biāo)點(diǎn)到前一個(gè)時(shí)序單元之間的時(shí)鐘路徑，所述緩沖器用于增大所述目標(biāo)點(diǎn)的時(shí)鐘端的電流。

2.如權(quán)利要求1所述的時(shí)序違例修復(fù)方法，其特征在于，在所述目標(biāo)點(diǎn)的時(shí)鐘端插入緩沖器之前，所述方法還包括：

獲取所述目標(biāo)點(diǎn)的時(shí)序余量；

在所述目標(biāo)點(diǎn)的時(shí)序余量小于預(yù)設(shè)的第一時(shí)長(zhǎng)時(shí)，對(duì)所述目標(biāo)點(diǎn)進(jìn)行時(shí)序優(yōu)化處理，以使所述目標(biāo)點(diǎn)的時(shí)序余量大于或等于所述第一時(shí)長(zhǎng)。

3.如權(quán)利要求2所述的時(shí)序違例修復(fù)方法，其特征在于，所述對(duì)所述目標(biāo)點(diǎn)進(jìn)行時(shí)序優(yōu)化處理，包括：

對(duì)所述目標(biāo)點(diǎn)的數(shù)據(jù)路徑和/或時(shí)鐘路徑進(jìn)行優(yōu)化處理。

4.如權(quán)利要求3所述的時(shí)序違例修復(fù)方法，其特征在于，對(duì)所述目標(biāo)點(diǎn)的數(shù)據(jù)路徑進(jìn)行優(yōu)化處理，包括：

通過(guò)第一處理方式、第二處理方式以及第三處理方式中的任意一種或多種，對(duì)目標(biāo)數(shù)據(jù)路徑進(jìn)行優(yōu)化處理；

其中，所述第一處理方式包括將所述目標(biāo)數(shù)據(jù)路徑中的標(biāo)準(zhǔn)單元替換為低閾值單元，所述低閾值單元的跳變閾值低于所述標(biāo)準(zhǔn)單元，所述目標(biāo)數(shù)據(jù)路徑為所述目標(biāo)點(diǎn)到前一個(gè)時(shí)序單元之間的數(shù)據(jù)路徑；

所述第二處理方式包括在所述目標(biāo)數(shù)據(jù)路徑的負(fù)載大于預(yù)設(shè)的第二負(fù)載閾值時(shí)，提升所述目標(biāo)數(shù)據(jù)路徑上的至少一個(gè)標(biāo)準(zhǔn)單元的輸出電流；

所述第三處理方式包括在所述目標(biāo)數(shù)據(jù)路徑的負(fù)載大于預(yù)設(shè)的第二負(fù)載閾值時(shí)，提高所述目標(biāo)數(shù)據(jù)路徑上的金屬走線的層級(jí)。

5.如權(quán)利要求3所述的時(shí)序違例修復(fù)方法，其特征在于，對(duì)所述目標(biāo)點(diǎn)的時(shí)鐘路徑進(jìn)行優(yōu)化處理，包括：

確定所述目標(biāo)點(diǎn)的時(shí)序余量到所述第一時(shí)長(zhǎng)的時(shí)間差值；

調(diào)控所述目標(biāo)時(shí)鐘路徑的上級(jí)路徑和/或下級(jí)路徑，釋放所述時(shí)間差值對(duì)應(yīng)的余量。

6.如權(quán)利要求5所述的時(shí)序違例修復(fù)方法，其特征在于，所述調(diào)控所述目標(biāo)時(shí)鐘路徑的上級(jí)路徑和/或下級(jí)路徑，釋放所述時(shí)間差值對(duì)應(yīng)的余量，包括：

將所述目標(biāo)時(shí)鐘路徑的上級(jí)路徑的末端時(shí)序單元的時(shí)鐘端前的緩沖器刪除；

和/或，在所述目標(biāo)時(shí)鐘路徑的下級(jí)路徑的末端時(shí)序單元的時(shí)鐘端插入緩沖器。

7.如權(quán)利要求1所述的時(shí)序違例修復(fù)方法，其特征在于，在所述目標(biāo)點(diǎn)的時(shí)鐘端插入緩沖器之后，所述方法還包括：

對(duì)插入緩沖器后的集成電路的布局布線圖進(jìn)行繞線處理；

對(duì)完成繞線后的集成電路的布局布線圖進(jìn)行分析處理；

若存在時(shí)序違例，則對(duì)所述時(shí)序違例進(jìn)行修復(fù)，對(duì)修復(fù)后的集成電路的布局布線圖進(jìn)行繞線處理，重復(fù)對(duì)完成繞線后的集成電路的布局布線圖進(jìn)行分析處理，直至不存在時(shí)序違例。

8.一種時(shí)序違例修復(fù)裝置，其特征在于，所述裝置包括：

分析單元，用于通過(guò)對(duì)集成電路的布局布線圖確定目標(biāo)點(diǎn)，其中，所述目標(biāo)點(diǎn)為所述集成電路中出現(xiàn)最小脈沖寬度違例的時(shí)序單元；

處理單元，用于在所述目標(biāo)點(diǎn)對(duì)應(yīng)的目標(biāo)時(shí)鐘路徑的負(fù)載大于預(yù)設(shè)的第一負(fù)載閾值時(shí)，在所述目標(biāo)點(diǎn)的時(shí)鐘端插入緩沖器，其中，所述目標(biāo)時(shí)鐘路徑為所述目標(biāo)點(diǎn)到前一個(gè)時(shí)序單元之間的時(shí)鐘路徑，所述緩沖器用于增大所述目標(biāo)點(diǎn)的時(shí)鐘端的電流。

9.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，該計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1-7中任一項(xiàng)所述的方法。

10.一種電子設(shè)備，其特征在于，包括：處理器和存儲(chǔ)器，所述存儲(chǔ)器用于存儲(chǔ)一個(gè)或多個(gè)程序；當(dāng)所述一個(gè)或多個(gè)程序被所述處理器執(zhí)行時(shí)，實(shí)現(xiàn)如權(quán)利要求1-7中任一項(xiàng)所述的方法。