[發(fā)明專(zhuān)利]一種處理器架構(gòu)、處理器及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202210536417.4
• 申請(qǐng)日: 2022-05-18
• 公開(kāi)（公告）號(hào): CN114638352B
• 公開(kāi)（公告）日: 2023-05-30
• 發(fā)明（設(shè)計(jì)）人: 王平;孫潔
• 申請(qǐng)（專(zhuān)利權(quán)）人: 成都登臨科技有限公司;上海登臨科技有限公司
• 主分類(lèi)號(hào): G06N3/063
• 分類(lèi)號(hào): G06N3/063;G06F9/50;G06F9/30;G06F5/06;G06F3/06
• 代理公司: 北京超凡宏宇專(zhuān)利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 鐘揚(yáng)飛

1.一種處理器架構(gòu)，其特征在于，用于進(jìn)行神經(jīng)網(wǎng)絡(luò)模型中的各種運(yùn)算，所述處理器架構(gòu)，包括：

緩存區(qū)，該緩存區(qū)根據(jù)完成任務(wù)所需的數(shù)據(jù)需要被劃分為多個(gè)區(qū)域，多個(gè)區(qū)域用于存儲(chǔ)完成一個(gè)子任務(wù)所需的數(shù)據(jù)，或者，用于存儲(chǔ)完成并行的多個(gè)子任務(wù)所需的數(shù)據(jù)，其中，該緩存區(qū)為一個(gè)二維的存儲(chǔ)陣列，用于存儲(chǔ)神經(jīng)網(wǎng)絡(luò)模型中涉及的多維張量，多維張量的各個(gè)維度可映射到該存儲(chǔ)陣列的兩個(gè)維度上，若輸入張量的維度為NHWC，該緩存區(qū)的行用于存儲(chǔ)輸入張量的NHW維，該緩存區(qū)的列用于存儲(chǔ)輸入張量的C維，若輸入張量的維度為NC，該緩存區(qū)的行用于存儲(chǔ)輸入張量的N維，該緩存區(qū)的列用于存儲(chǔ)輸入張量的C維，若輸入張量的維度為NWC，該緩存區(qū)的行、列用于存儲(chǔ)輸入張量的C維，該緩存區(qū)的列用于存儲(chǔ)輸入張量的NW維；

控制模塊，用于從外部存儲(chǔ)單元獲取完成目標(biāo)任務(wù)所需的輸入張量的大小以及獲取完成所述目標(biāo)任務(wù)的指令流，并根據(jù)所述輸入張量的大小和所述緩存區(qū)的大小，將所述目標(biāo)任務(wù)切分為多個(gè)子任務(wù)，其中，每個(gè)子任務(wù)對(duì)應(yīng)所述輸入張量的一部分，且每個(gè)子任務(wù)對(duì)應(yīng)的數(shù)據(jù)量小于所述緩存區(qū)的存儲(chǔ)量；

輸入模塊，用于在所述控制模塊根據(jù)所述目標(biāo)任務(wù)的指令流發(fā)送的控制命令下，從外部存儲(chǔ)單元讀取完成每個(gè)子任務(wù)所需的數(shù)據(jù)，并存儲(chǔ)到所述緩存區(qū)中；

可編程處理模塊，用于在所述控制模塊根據(jù)所述目標(biāo)任務(wù)的指令流發(fā)送的控制命令下，讀取存儲(chǔ)于所述緩存區(qū)中的完成該任務(wù)所需的數(shù)據(jù)，并按照預(yù)設(shè)處理邏輯對(duì)讀取的數(shù)據(jù)進(jìn)行處理，每次處理后將需要寫(xiě)回所述緩存區(qū)的處理結(jié)果寫(xiě)回所述緩存區(qū)，其中，所述可編程處理模塊可根據(jù)實(shí)際需要進(jìn)行可編程配置，通過(guò)搭配不同的指令流來(lái)控制所述可編程處理模塊，使所述可編程處理模塊執(zhí)行神經(jīng)網(wǎng)絡(luò)模型中的各種數(shù)據(jù)運(yùn)算，所述各種數(shù)據(jù)運(yùn)算包括激活函數(shù)處理、池化處理、向量加操作處理、歸一化處理、分類(lèi)處理中的各種組合運(yùn)算；

輸出模塊，用于在所述控制模塊根據(jù)所述目標(biāo)任務(wù)的指令流發(fā)送的控制命令下，將存儲(chǔ)于所述緩存區(qū)中的最終處理結(jié)果存儲(chǔ)到所述外部存儲(chǔ)單元。

2.根據(jù)權(quán)利要求1所述的處理器架構(gòu)，其特征在于，所述處理器架構(gòu)還包括卷積模塊，用于在所述控制模塊的控制下，從外部存儲(chǔ)單元處獲取卷積計(jì)算所需的數(shù)據(jù)，對(duì)獲取到的數(shù)據(jù)進(jìn)行卷積處理，并將卷積處理結(jié)果存儲(chǔ)到所述緩存區(qū)。

3.根據(jù)權(quán)利要求2所述的處理器架構(gòu)，其特征在于，所述目標(biāo)任務(wù)包括依次對(duì)目標(biāo)數(shù)據(jù)進(jìn)行卷積處理、激活函數(shù)處理、向量加操作處理和池化處理；所述控制模塊，具體用于：

控制所述卷積模塊從外部存儲(chǔ)單元處獲取卷積計(jì)算所需的目標(biāo)數(shù)據(jù)，對(duì)獲取到的目標(biāo)數(shù)據(jù)進(jìn)行卷積處理，并將卷積處理結(jié)果數(shù)據(jù)存儲(chǔ)到所述緩存區(qū)的第一區(qū)域；

控制所述輸入模塊從外部存儲(chǔ)單元讀取完成向量加操作所需的數(shù)據(jù)，并存儲(chǔ)到所述緩存區(qū)中的第二區(qū)域；

控制所述可編程處理模塊讀取存儲(chǔ)于所述第一區(qū)域中的卷積處理結(jié)果數(shù)據(jù)，并對(duì)其進(jìn)行激活函數(shù)處理，并將激活處理結(jié)果數(shù)據(jù)寫(xiě)回所述第一區(qū)域；

控制所述可編程處理模塊將存儲(chǔ)于所述第一區(qū)域中的激活處理結(jié)果數(shù)據(jù)與存儲(chǔ)于所述第二區(qū)域中的數(shù)據(jù)進(jìn)行向量加操作，并將向量加操作結(jié)果數(shù)據(jù)寫(xiě)回所述第一區(qū)域；

控制所述可編程處理模塊存儲(chǔ)于所述第一區(qū)域中的向量加操作結(jié)果數(shù)據(jù)進(jìn)行池化處理，并將池化處理結(jié)果數(shù)據(jù)寫(xiě)回所述第一區(qū)域；

控制所述輸出模塊將存儲(chǔ)于所述第一區(qū)域的池化處理結(jié)果數(shù)據(jù)存儲(chǔ)到所述外部存儲(chǔ)單元。

4.一種處理器，其特征在于，包括：本體和如權(quán)利要求1-3任一項(xiàng)所述的處理器架構(gòu)。

5.一種電子設(shè)備，其特征在于，包括：外部存儲(chǔ)單元和如權(quán)利要求1-3任一項(xiàng)所述的處理器架構(gòu)。