[發明專利]一種高速DDR存儲器單粒子錯誤評估系統及方法

在審

• 申請號: 202210472026.0
• 申請日: 2022-04-29
• 公開（公告）號: CN114974388A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 武永俊;李哲;畢瀟;緱純良;王亮;鄭宏超;董濤;張健鵬;徐雷霈;張栩椉
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

一種高速DDR存儲器單粒子錯誤評估系統及方法，為待測DDR存儲器電路配置讀寫模式并提供測試碼型，進行讀操作并判斷讀取數據是否為測試碼型，根據判斷結果進行重離子試驗或重新進行讀取，與待測DDR存儲器電路測試碼型進行對比，判斷是否發生單粒子錯誤，將發生錯誤的計數與單粒子功能中斷設定的閾值進行對比，判斷是否超出閾值，根據判斷結果再次進行閾值判定，確定發生的錯誤類型，并計算單粒子錯誤截面，完成錯誤評估測試。

技術領域

本發明涉及一種高速DDR存儲器單粒子錯誤評估系統及方法，屬于單粒子效應測試領域。

背景技術

隨著空天技術的飛速發展，對抗輻射集成電路的需求越來越高。DDR存儲器是集成電路中重要的存儲器件，可用于存儲及緩存大量的信息和數據，在航天器系統及衛星系統中越來越顯得尤為重要。

存儲器中的單元尺寸往往很小，是電路中發生單粒子效應概率最高的部分。如果存儲信息受到干擾而導致信息錯誤，那么直到該存儲單元被改寫前，電路所讀取的該信息都是錯誤的。存儲單元在整個存儲器電路中所占的比例較高，因此，存儲單元的抗輻射能力對于存儲器件來說至關重要，由此，抗輻射評估方法和系統成為存儲器件單粒子效應評估的關鍵。

發明內容

本發明解決的技術問題是：針對目前現有技術中，現有存儲器抗輻射能力弱，容易出現因少量單粒子翻轉錯誤導致SEFI的誤判定的問題，提出了一種高速DDR存儲器單粒子錯誤評估系統及方法。

本發明解決上述技術問題是通過如下技術方案予以實現的：

一種高速DDR存儲器單粒子錯誤評估系統，包括上位機、FPGA系統板、DDR電路試驗板、通信電路、直流電源模塊，其中：

上位機：對上位機、FPGA系統板、DDR電路試驗板、通信電路、直流電源模塊組成的評估系統進行測試前配置，并進行控制指令收發；設定單粒子功能中斷閾值，進行單粒子錯誤數據計數與閾值對比；

FPGA系統板：提供差分時鐘，接收上位機發送的控制指令，為待測DDR存儲器電路提供工作時鐘及對應的測試碼型；將待測DDR存儲器電路的讀出數據與測試碼型進行比較，對出現單粒子錯誤的數據及對應地址進行統計，并將單粒子錯誤數據發送至上位機；

DDR電路試驗板：作為DDR存儲器單粒子效應測試的子電路板，搭載待測DDR存儲器電路；

通信電路：實現FPGA系統板與上位機間的串口通信；

直流電源模塊：為評估系統提供穩定直流電源，并實時監測各路直流電源的電流變化。

所述測試前配置包括上電、軟復位、測試碼型選擇，所述FPGA系統板為基于XilinxK7的開發板，提供200MHz差分時鐘，所述DDR電路試驗板通過FMC高速接口與FPGA系統板連接。

所述FPGA系統板為待測DDR存儲器電路提供SOC嵌入式架構，所述SOC嵌入式架構通過AXI4總線控制器，連通MicroBlaze軟核處理器模塊、各IP核模塊，進行數據傳輸。

所述SOC嵌入式架構用于對待測DDR存儲器電路進行測試，包括MicroBlaze軟核處理器模塊、AXI4總線控制器模塊、UART IP核模塊、DDR Mig7 IP核控制器模塊、嵌入式C語言模塊，其中：