[發明專利]用于鎖相環的高速占空比調節和雙端轉單端電路

有效

• 申請號: 201110232848.3
• 申請日: 2011-08-15
• 公開（公告）號: CN102361453A
• 公開（公告）日: 2012-02-22
• 發明（設計）人: 王友華;張俊安;付東兵;胡剛毅;劉軍;李儒章;陳光炳
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/187
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 王海權

技術領域

本發明涉及半導體器件及鎖相環電路，更確切的說是一種占空比調節及雙端轉單端電路，該電路的直接應用為調節鎖相環的壓控振蕩器輸出波形占空比，及將壓空振蕩器的輸出波形由雙端轉成單端信號。

背景技術

現代高速大規模集成電路設計對時鐘信號的質量越來越敏感。時鐘信號質量除了傳統的時鐘抖動外，時鐘占空比越來越成為影響高速集成電路性能的關鍵因素。而占空比為50％的時鐘信號在高速大規模集成電路設計中尤為重要。如高速的模數轉換器及雙數據率的SDRAM，由于系統利用時鐘的上升沿和下降沿，因此占空比為50％的時鐘信號對這類系統非常重要。高速動態電路，占空比決定了預充電及評估階段的時間。占空比對高速動態電路的性能影響非常大。但是，由于器件失配等因素，鎖相環壓控振蕩器輸出時鐘信號的占空比通常會偏離50％。為了將占空比不為50%的時鐘信號校正為占空比為50％的時鐘信號，傳統的做法通常是將鎖相環壓控振蕩器的輸出信號通過分頻電路進行二分頻。但是這樣會使壓控振蕩器的振蕩頻率為所需時鐘頻率的兩倍，提高了鎖相環的設計難度。

當前，常采用占空比調節電路完成該功能。同時，鎖相環壓控振蕩器的輸出通常為雙端信號，為了適應單端時鐘應用需求，通常將雙端信號轉換為單端信號，需要采用雙端轉單端電路實現該轉換。

發明內容

有鑒于此，本發明提供了一種用于鎖相環的高速占空比調節和雙端轉單端電路，其結構設計緊湊，方案合理，能夠在輸入時鐘信號的占空比遠遠偏離50％的情況下，輸出占空比為50％的時鐘信號；同時在調節輸入信號的占空比同時，將輸入的雙端信號轉換成單端信號。同時完成占空比調節和雙端轉差分的兩個功能。

本發明的目的是通過以下技術方案實現的：

用于鎖相環的高速占空比調節和雙端轉單端電路，包括

第一級時鐘輸入整形級，該級包括輸入時鐘整形電路I和輸入時鐘整形電路II，輸入時鐘整形電路I和輸入時鐘整形電路II分別接收相位相差180o的時鐘信號，輸出具有較強驅動能力的時鐘信號；

第二級單邊沿檢測電路級，該級包括單邊沿檢測電路I和單邊沿檢測電路II，所述單邊沿檢測電路I和單邊沿檢測電路II分別對應接收輸入時鐘整形電路I和輸入時鐘整形電路II輸出的時鐘信號，并檢測時鐘信號的上升沿或下降沿，當檢測到上升沿或下降沿時，輸出脈沖信號；

第三級占空比恢復電路，該電路接收由單邊沿檢測電路I和單邊沿檢測電路II輸出的相位相差180o的脈沖信號，輸出與脈沖信號同頻率，占空比為50％的時鐘信號。

進一步，所述單邊沿檢測電路I和單邊沿檢測電路II采用上升沿檢測電路的結構，當檢測到輸入時鐘信號的上升沿時，輸出一低脈沖信號；

進一步，所述單邊沿檢測電路I和/或單邊沿檢測電路II采用的上升沿檢測電路的結構包括

一延遲單元，接收時鐘信號，并產生時鐘信號的延遲信號；

一反向器，接收延遲的時鐘信號，并產生延遲信號的反相信號；

一與非門，接收時鐘信號和延遲的反向時鐘信號，并產生脈沖信號。

當然，采用上升沿檢測電路結構時，單邊沿檢測電路I或/和單邊沿檢測電路II還可以采用另一種上升沿檢測電路結構，包括

上升沿觸發的D觸發器，其時鐘輸入端接收時鐘信號，數據輸入端接邏輯高電平VDD；

反向器I，與D觸發器的正相輸出端相聯接，輸出端連接到D觸發器的異步復位端；

反向器II，與D觸發器的正相輸出端相聯接，輸出端為脈沖信號；

進一步，所述單邊沿檢測電路I/和單邊沿檢測電路II還可以采用下降沿檢測電路的結構，當檢測到輸入時鐘信號的下降沿時，輸出一低脈沖信號；

進一步，所述單邊沿檢測電路I和/或單邊沿檢測電路II采用的下降沿檢測電路的結構包括：

一延遲單元，接收時鐘信號，并產生時鐘信號的延遲信號；

一反向器，接收延遲的時鐘信號，并產生延遲信號的反相信號；

一或門，接收時鐘信號和延遲的反向時鐘信號，并產生脈沖信號；

當然，采用下降沿檢測電路結構時，單邊沿檢測電路I或/和單邊沿檢測電路II還可以采用另一種下降沿檢測電路結構，包括

下降沿觸發的D觸發器，其時鐘輸入端接收時鐘信號，數據輸入端接邏輯高電平VDD；

反向器I，與D觸發器的正相輸出端相聯接，輸出端連接到D觸發器的異步復位端；