[發明專利]一種抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路

在審

• 申請號: 202210419111.0
• 申請日: 2022-04-21
• 公開（公告）號: CN114629333A
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 陶明;王瀟男;周騫
• 申請（專利權）人: 湖南大學
• 主分類號: H02M1/088
• 分類號: H02M1/088;H03K17/74
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路，所述驅動電路包括：驅動信號選通電路、負壓產生電路和比較器控制電路，所述驅動信號選通電路用于選通正負方波，以驅動GaN功率器件，所述負壓產生電路用于產生負電壓，以防止GaN功率器件關斷期間的誤導通，所述比較器控制電路用于實現中間電平鉗位，以防止GaN功率器件開通瞬間的反向擊穿。

2.根據權利要求1，所述抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路，其特征在于，所述驅動信號選通電路，包括：PMOS管M1和NMOS管M2，其中所述PMOS管M1的源極與半橋驅動IC的輸出端相連，用于選通半橋驅動IC產生的正方波；所述NMOS管M2的源極與負壓產生電路的輸出端相連，用于選通負壓產生電路產生的負方波，所述PMOS管M1的柵極與NMOS管M2的柵極共同接地，用于為正負脈沖的選通做參考。

3.根據權利要求1，所述抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路，其特征在于，所述負壓產生電路，包括：電容C1和肖特基二極管D1，其中所述電容C1的一端與半橋驅動IC的輸出端相連，肖特基二極管D1的陰極與電路參考點相連，所述電容C1的另一端與肖特基二極管D1的陽極串聯，且中間節點作為負壓產生電路的輸出端。

4.根據權利要求1，所述抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路，其特征在于，所述比較器控制電路，包括：高速比較器芯片U1、RC并聯電路、限流電阻R1和R3、肖特基二極管D2和PMOS管M3，其中所述RC并聯電路的一端與高速比較器芯片U1的同相輸入端相連，所述限流電阻R1和R3的一端分別與高速比較器芯片U1的同相和反相輸入端相連，所述PMOS管M3的柵極與高速比較器芯片U1的輸出端相連，漏極與肖特基二極管D3的陽極相連，所述肖特基二極管D3的陰極與被驅動高頻GaN功率器件的柵極相連。

5.根據權利要求1，所述抑制高頻GaN功率器件dv/dt串擾的多電平驅動電路，其特征在于，該多電平驅動電路的拓撲及方法適用于同樣在開關應用中具有dv/dt串擾問題的SiCMOSFET和SiC IGBT等寬禁帶半導體器件，并且具體電路參數由具體器件本身的特性所決定。