[發(fā)明專利]三維存儲器及其制作方法

在審

• 申請?zhí)枺?/td>: 202210405568.6
• 申請日: 2022-04-18
• 公開（公告）號: CN114784014A
• 公開（公告）日: 2022-07-22
• 發(fā)明（設計）人: 吳林春;楊濤;張坤
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京派特恩知識產(chǎn)權代理有限公司 11270
• 代理人: 張雪;張穎玲

本公開實施例公開了一種三維存儲器及其制作方法，所述方法包括：在襯底上形成選擇柵結(jié)構；所述選擇柵結(jié)構包括至少一層選擇柵；在所述選擇柵結(jié)構中形成第一溝槽，以切斷至少一層所述選擇柵；以電介質(zhì)材料填充所述第一溝槽，形成第一選擇柵切線；以及在包括所述第一選擇柵切線的所述選擇柵結(jié)構上，形成柵極層堆疊結(jié)構及溝道結(jié)構；其中，所述溝道結(jié)構貫穿所述柵極層堆疊結(jié)構和所述選擇柵結(jié)構。

技術領域

本公開實施例涉及半導體技術領域，特別涉及一種三維存儲器及其制作方法。

背景技術

3D NAND存儲器作為主要的非易失性存儲器，具有讀取、寫入速度快，擦除操作簡單，存儲密度大等特點。因此，3D NAND存儲器獲得廣泛的應用。

3D NAND存儲器通常包括陣列區(qū)和外圍電路區(qū)，陣列區(qū)包括具有存儲單元的核心區(qū)。通過多個柵縫隙結(jié)構將核心區(qū)劃分為不同的存儲塊，在相鄰的柵縫隙結(jié)構之間設置底部選擇柵(Bottom Selective Gate，BSG)切線，將存儲區(qū)域進一步劃分為不同的指存儲塊(Finger)進行讀寫和擦除操作。隨著陣列區(qū)溝道結(jié)構的排列數(shù)量越來越多，兩個柵縫隙結(jié)構之間的溝道結(jié)構的排列數(shù)量也越來越多。在柵縫隙結(jié)構之間僅設置一個底部選擇柵切線無法滿足更多的指存儲塊的劃分需求，降低三維存儲器的操作效率。因此，如何在柵縫隙結(jié)構中設置多個底部選擇柵切線，成為亟待解決的問題。

發(fā)明內(nèi)容

有鑒于此，本公開實施例提供一種三維存儲器及其制作方法。

根據(jù)本公開實施例的第一方面，提供一種三維存儲器的制作方法，包括：

在襯底上形成選擇柵結(jié)構；所述選擇柵結(jié)構包括至少一層選擇柵；

在所述選擇柵結(jié)構中形成第一溝槽，以切斷至少一層所述選擇柵；

以電介質(zhì)材料填充所述第一溝槽，形成第一選擇柵切線；

以及在包括所述第一選擇柵切線的所述選擇柵結(jié)構上，形成柵極層堆疊結(jié)構及溝道結(jié)構；其中，所述溝道結(jié)構貫穿所述柵極層堆疊結(jié)構和所述選擇柵結(jié)構。

根據(jù)本公開實施例的第二方面，提供一種三維存儲器，包括：

第一導電層，所述第一導電層具有相對的第一表面和第二表面；

選擇柵結(jié)構，依次層疊設置于所述第一導電層的第一表面上；其中，所述選擇柵結(jié)構與所述第一導電層電絕緣，所述選擇柵結(jié)構包括至少一層選擇柵；

第一選擇柵切線，貫穿所述選擇柵結(jié)構；

柵極層堆疊結(jié)構，位于所述選擇柵結(jié)構之上；貫穿所述柵極層堆疊結(jié)構、所述選擇柵結(jié)構，并延伸至所述第一導電層中的溝道結(jié)構；

貫穿所述柵極層堆疊結(jié)構、所述選擇柵結(jié)構的至少兩個柵縫隙結(jié)構；

其中，相鄰的所述柵縫隙結(jié)構之間具有至少兩個所述第一選擇柵切線。

相關技術中，選擇柵切線先于選擇柵形成。在形成選擇柵切線之后，用導電材料替換選擇柵犧牲層和柵極犧牲層以形成柵極層和選擇柵。當兩個柵縫隙結(jié)構中設置多個選擇柵切線時，位于兩個選擇柵切線之間的犧牲層因為兩側(cè)選擇柵切線的阻擋，無法被去除。

本公開實施例，通過先形成選擇柵結(jié)構，再形成貫穿選擇柵結(jié)構的第一選擇柵切線。相較于相關技術，本公開實施例無需執(zhí)行去除選擇柵犧牲層工藝，避免選擇柵犧牲層去除工藝對選擇柵結(jié)構形成工藝的影響，使得可以在柵縫隙結(jié)構之間設置多個選擇柵切線。更多的選擇柵切線，可以將存儲器的核心區(qū)劃分更多的指存儲塊，從而實現(xiàn)對存儲器更為精細的控制，提高操作效率，減少編程干擾，提高存儲器穩(wěn)定性。

附圖說明

圖1a至圖1d是根據(jù)一示例性實施例示出的一種三維存儲器的制作方法的示意圖；