[發明專利]一種鎖相環校準電路、校準方法以及一種壓控振蕩器

在審

• 申請號: 202210277975.3
• 申請日: 2022-03-21
• 公開（公告）號: CN114614815A
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 宋瑞佳;康希;黃志敏;唐嘉蔓;李學建
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: H03L7/089
• 分類號: H03L7/089;H03L7/091
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 柳虹

1.一種鎖相環校準電路，其特征在于，包括：

鎖相環；

偏置轉換模塊，用于根據所述鎖相環中電荷泵的目標輸出信號和校準模塊的輸出信號生成目標監測信號；

所述校準模塊，用于對所述目標輸出信號和所述目標監測信號進行比較，得到目標比較信號，并利用所述目標比較信號對所述鎖相環的導通狀態進行控制，以使所述目標輸出信號保持在預設范圍之內。

2.根據權利要求1所述的鎖相環校準電路，其特征在于，所述校準模塊包括：

動態比較鎖存器，用于對所述目標輸出信號和所述目標監測信號進行比較，得到比較輸出信號；

信號觸發模塊，用于產生目標時鐘信號，并和所述動態比較鎖存器所輸出的所述比較輸出信號共同作用產生用于對所述鎖相環進行關斷或導通的使能信號；

SAR ADC，用于根據所述目標時鐘信號對所述動態比較鎖存器所輸出的所述比較輸出信號進行采樣，以得到對所述偏置轉換模塊進行控制的數字控制信號。

3.根據權利要求2所述的鎖相環校準電路，其特征在于，所述動態比較鎖存器包括：

動態比較器，用于對所述目標輸出信號和所述目標監測信號進行比較，得到所述比較輸出信號；

鎖存器，用于對所述比較輸出信號進行鎖存。

4.根據權利要求3所述的鎖相環校準電路，其特征在于，所述動態比較器包括：第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；

其中，所述第一PMOS管的源極和所述第二PMOS管的源極相連，所述第一PMOS管的漏極分別與所述第三PMOS管的漏極和所述第一NMOS管的漏極相連，所述第二PMOS管的漏極分別與所述第三PMOS管的源極和所述第二NMOS管的漏極相連，所述第一NMOS管的源極和所述第二NMOS管的源極均與所述第三NMOS管的漏極相連，所述第三NMOS管的源極接地；

相應的，所述第一PMOS管的柵極、所述第二PMOS管的柵極、所述第三PMOS管的柵極和所述第三NMOS管的柵極均用于接收目標時鐘信號；所述第一NMOS管的柵極用于接收所述目標監測信號，所述第二NMOS管的柵極用于接收所述目標輸出信號。

5.根據權利要求4所述的鎖相環校準電路，其特征在于，所述鎖存器包括：第一反相器、第二反相器、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管；

其中，所述第五PMOS管的源極和所述第七PMOS管的源極均與所述第四PMOS管的漏極相連，所述第五PMOS管的柵極與所述第六PMOS管的漏極相連，所述第七PMOS管的柵極與所述第六PMOS管的源極相連，所述第五PMOS管的漏極分別與所述第一反相器的輸入端、所述第四NMOS管的漏極、所述第五NMOS管的漏極和所述第六NMOS管的漏極相連，所述第七PMOS管的漏極分別與所述第二反相器的輸入端、所述第七NMOS管的漏極、所述第八NMOS管的漏極和所述第九NMOS管的漏極相連，所述第四NMOS管的源極、所述第五NMOS管的源極、所述第六NMOS管的源極、所述第七NMOS管的源極、所述第八NMOS管的源極和所述第九NMOS管的源極均接地；所述第五PMOS管的漏極和所述第六NMOS管的漏極之間的連接線分別與所述第七PMOS管的柵極和所述第七NMOS管的柵極相連，所述第七PMOS管的漏極和所述第七NMOS管的漏極之間的連接線分別與所述第五PMOS管的柵極和所述第六NMOS管的柵極相連；

相應的，所述第四PMOS管的柵極、所述第六PMOS管的柵極、所述第四NMOS管的柵極和所述第九NMOS管的柵極均用于接收所述目標時鐘信號的取反時鐘信號；所述第一反相器和所述第二反相器的輸出端均用于輸出所述目標比較信號。