[發(fā)明專利]三端憶阻神經(jīng)元器件的制備方法、三端憶阻神經(jīng)元器件

在審

• 申請?zhí)枺?/td>: 202210243084.6
• 申請日: 2022-03-11
• 公開（公告）號: CN114937737A
• 公開（公告）日: 2022-08-23
• 發(fā)明（設計）人: 張亦舒;汪華
• 申請（專利權）人: 浙江大學杭州國際科創(chuàng)中心
• 主分類號: H01L45/00
• 分類號: H01L45/00;G06N3/063
• 代理公司: 杭州裕陽聯(lián)合專利代理有限公司 33289
• 代理人: 楊琪宇

本發(fā)明公開一種三端憶阻神經(jīng)元器件及其制備方法，其中制備方法包括依次進行的以下步驟：于襯底上表面制備輸入端電極，獲得第一中間件，其中輸入端電極為銀電極；于所述第一中間件上表面制備絕緣層，并在絕緣層上開設接觸通孔；于絕緣層上表面制備活性層，并于所述活性層上表面形成輸出端電極，獲得第二中間件，其中，將活性層位于所述接觸通孔內(nèi)的區(qū)域作為活性區(qū)域，所述活性區(qū)域分別與所述輸入端電極的上表面和輸出端電極的下表面相接；于所述第二中間件上表面制備限流層，并于所述限流層上表面形成接地端電極，獲得三端憶阻神經(jīng)元器件。本發(fā)明提出的三端憶阻神經(jīng)元器件不需要借助外部電路，即可實時基于所接收的輸入信號輸出相應的脈沖信號。

技術領域

本發(fā)明涉及半導體領域，尤其涉及一種三端憶阻神經(jīng)元器件及其制備方法。

背景技術

人工智能和機器學習技術的飛速發(fā)展，對計算能力的需求不斷增長。隨著摩爾定律達到極限，提高芯片算力和降低能耗變得越來越困難。大腦是一個高度復雜的系統(tǒng)，可以有效地將復雜的動力學組合起來進行“計算”，同時具備高性能和低功耗的優(yōu)勢。受大腦啟發(fā)的神經(jīng)形態(tài)計算最早是在上世紀九十年代被加州理工學院的Carver Mead教授提出來的，主要思想是通過大規(guī)模集成電子器件來模擬大腦神經(jīng)系統(tǒng)的功能。神經(jīng)形態(tài)計算在神經(jīng)網(wǎng)絡計算架構的基礎上進一步模擬人腦，以脈沖的形式表達和傳遞信息，具有異步、事件驅(qū)動的特性。與傳統(tǒng)的基于馮·諾依曼計算體系的計算系統(tǒng)相比，腦啟發(fā)的神經(jīng)形態(tài)計算體系結(jié)構具有高并行、高能效、高容錯性等優(yōu)點。人腦中有大約10¹¹個神經(jīng)元，神經(jīng)元與神經(jīng)元之間由10⁴個突觸相連接。神經(jīng)元是神經(jīng)系統(tǒng)中信息處理與認知行為的基本單元，因此研制人工神經(jīng)元器件對于神經(jīng)形態(tài)芯片而言具有重要意義。

目前的神經(jīng)元電路主要是基于傳統(tǒng)的CMOS(complementary metal oxidesemiconductor互補金屬氧化物半導體)電路搭建，對神經(jīng)元功能的模擬往往依賴由電容和上百個MOSFET(metal-oxide-semiconductor field-effect transistor,金屬氧化物半導體場效應晶體管)器件構成的電路模塊組成，導致硬件開銷大、電路能耗高、電路設計復雜等問題，不利于高密度、大規(guī)模集成、難以支撐構建可比擬人腦功能與集成規(guī)模的神經(jīng)形態(tài)計算芯片。

發(fā)明內(nèi)容

本發(fā)明針對現(xiàn)有技術中的對現(xiàn)有技術中基于CMOS晶體管和電容組成的模擬神經(jīng)元器件面積較大的缺點，提供了一種能夠直接接受輸入信號，然后產(chǎn)生輸出，消除了電源供電的需求的三端憶阻神經(jīng)元器件，以及該神經(jīng)元器件的制備方法。

為了解決上述技術問題，本發(fā)明通過下述技術方案得以解決：

一種三端憶阻神經(jīng)元器件的制備方法，包括依次進行的以下步驟：

S100、于襯底上表面制備輸入端電極，獲得第一中間件，其中輸入端電極為銀電極；

S200、于所述第一中間件上表面制備絕緣層，并在所述絕緣層上開設接觸通孔；

S300、于所述絕緣層上表面制備活性層，并于所述活性層上表面形成輸出端電極，獲得第二中間件，其中，將活性層位于所述接觸通孔內(nèi)的區(qū)域作為活性區(qū)域，所述活性區(qū)域分別與所述輸入端電極的上表面和輸出端電極的下表面相接；

S400、于所述第二中間件上表面制備限流層，并于所述限流層上表面形成接地端電極，獲得三端憶阻神經(jīng)元器件。

作為一種可實施方式，步驟S100包括：

于所述襯底上光刻定義第一圖形區(qū)域，基于所述第一圖形區(qū)域沉積10～70nm的銀，形成輸入端電極，獲得第一中間件。

作為一種可實施方式，步驟S200包括：

于所述第一中間件上光刻定義第二圖形區(qū)域，所述第二圖形區(qū)域包含所述輸入端電極的部分區(qū)域，基于所述第二圖形區(qū)域沉積絕緣材料，形成絕緣層；