[發(fā)明專利]選擇柵極柵極誘導(dǎo)漏極泄漏增強(qiáng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202210198079.8
• 申請(qǐng)日: 2022-03-02
• 公開（公告）號(hào): CN115019845A
• 公開（公告）日: 2022-09-06
• 發(fā)明（設(shè)計(jì)）人: A·法魯辛;劉海濤;M·J·金
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G11C5/06
• 分類號(hào): G11C5/06;G11C5/12;G11C16/10;G11C16/34
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請(qǐng)涉及選擇柵極柵極誘導(dǎo)漏極泄漏增強(qiáng)。各種應(yīng)用可包含存儲(chǔ)器裝置，其設(shè)計(jì)成在存儲(chǔ)器擦除操作期間提供增強(qiáng)型柵極誘導(dǎo)漏極泄漏GIDL電流。在將電壓施加到最頂部選擇柵極晶體管的所述柵極后，可通過(guò)增強(qiáng)所述最頂部選擇柵極晶體管的溝道結(jié)構(gòu)中的電場(chǎng)將增強(qiáng)型操作提供到存儲(chǔ)器單元串。可通過(guò)使用分割式插塞作為接觸件將此電場(chǎng)提供到所述最頂部選擇柵極晶體管的所述溝道結(jié)構(gòu)，其中所述分割式插塞具有接觸所述溝道結(jié)構(gòu)的一或多個(gè)導(dǎo)電區(qū)和接觸所述溝道結(jié)構(gòu)的一或多個(gè)非導(dǎo)電區(qū)。所述分割式插塞可為數(shù)據(jù)線與所述溝道結(jié)構(gòu)之間的接觸件的部分。論述額外裝置、系統(tǒng)和方法。

技術(shù)領(lǐng)域

本公開的實(shí)施例大體上涉及存儲(chǔ)器裝置和存儲(chǔ)器裝置的操作，且更確切地說(shuō)涉及與存儲(chǔ)器裝置的擦除操作相關(guān)的結(jié)構(gòu)和方法。

背景技術(shù)

存儲(chǔ)器裝置通常提供為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路裝置。存在許多不同類型的存儲(chǔ)器，包含易失性和非易失性存儲(chǔ)器。易失性存儲(chǔ)器需要電力來(lái)維持其數(shù)據(jù)，且包含隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)等等。非易失性存儲(chǔ)器可在不被供電時(shí)保持所存儲(chǔ)數(shù)據(jù)，且包含快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可擦除可編程ROM(EEPROM)、可擦除可編程ROM(EPROM)、電阻可變存儲(chǔ)器，例如相變隨機(jī)存取存儲(chǔ)器(PCRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)或三維(3D)XPoint^TM存儲(chǔ)器等等。3DX-Point存儲(chǔ)器為具有可堆疊交叉網(wǎng)格數(shù)據(jù)存取陣列的非易失性存儲(chǔ)器(NVM)技術(shù)，其中位存儲(chǔ)是基于體電阻的改變。

快閃存儲(chǔ)器用作廣泛范圍的電子應(yīng)用的非易失性存儲(chǔ)器。快閃存儲(chǔ)器裝置通常包含允許高存儲(chǔ)器密度、高可靠性和低功耗的單晶體管、浮動(dòng)?xùn)艠O或電荷阱存儲(chǔ)器單元的一或多個(gè)群組。兩種常見類型的快閃存儲(chǔ)器陣列架構(gòu)包含NAND和NOR架構(gòu)，所述架構(gòu)以每一個(gè)的基本存儲(chǔ)器單元配置所布置的邏輯形式來(lái)命名。存儲(chǔ)器陣列的存儲(chǔ)器單元通常布置成矩陣。在實(shí)例中，陣列的一行中的每個(gè)浮動(dòng)?xùn)艠O存儲(chǔ)器單元的柵極耦合到存取線(例如，字線)。在NOR架構(gòu)中，陣列的一列中的每個(gè)存儲(chǔ)器單元的漏極耦合到數(shù)據(jù)線(例如位線)。在NAND架構(gòu)中，陣列的串中的每個(gè)存儲(chǔ)器單元的漏極在源極線與數(shù)據(jù)線之間以源極到漏極方式串聯(lián)耦合在一起。

使用用于存儲(chǔ)器裝置(例如NAND存儲(chǔ)器裝置)的3D架構(gòu)可提供高于平面結(jié)構(gòu)的增加的容量。用于3D結(jié)構(gòu)的存儲(chǔ)器陣列可包含作為存儲(chǔ)器單元串的豎直地堆疊的存儲(chǔ)器單元。在選擇用于存取給定存儲(chǔ)器單元的一或多個(gè)串中，門控結(jié)構(gòu)可位于這些串的頂部和底部，其中存儲(chǔ)器單元在其間存儲(chǔ)數(shù)據(jù)。門控結(jié)構(gòu)可包含其漏極在串的一端處耦合到數(shù)據(jù)線(例如位線)的選擇柵極晶體管，和其源極在串的另一端處耦合到源極線的選擇柵極晶體管。

在NAND快閃裝置中，通過(guò)將較高正電壓施加到串主體來(lái)對(duì)存儲(chǔ)器單元串執(zhí)行擦除操作。在3D NAND架構(gòu)的情況下，在存儲(chǔ)器單元的串主體電隔離的情況下，可產(chǎn)生空穴且注入串主體中，以便在串的存儲(chǔ)器單元的擦除期間維持串中的正電勢(shì)。柵極誘導(dǎo)漏極泄漏(GIDL)為實(shí)現(xiàn)高性能和可靠擦除操作的技術(shù)。由于漏極接合點(diǎn)中的大場(chǎng)效應(yīng)，因此其為例如絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)的裝置中的泄漏機(jī)制。增強(qiáng)3D NAND快閃存儲(chǔ)器裝置中的GIDL操作的現(xiàn)有方法包含嘗試最優(yōu)化選擇晶體管到存儲(chǔ)器單元串的裝置摻雜分布使得選擇晶體管的接合點(diǎn)突然。在3D NAND快閃存儲(chǔ)器裝置中的豎直串中具有浮動(dòng)溝道結(jié)構(gòu)的存儲(chǔ)器單元的層的數(shù)目上升到數(shù)百的情況下，重要的是在擦除操作期間提供足夠GIDL電流。

發(fā)明內(nèi)容

本申請(qǐng)的方面涉及一種存儲(chǔ)器裝置，其包括：存儲(chǔ)器單元串；數(shù)據(jù)線；晶體管，其將數(shù)據(jù)線耦合到存儲(chǔ)器單元串，晶體管具有溝道結(jié)構(gòu)和柵極，溝道結(jié)構(gòu)與柵極分離；以及插塞，其將數(shù)據(jù)線耦合到溝道結(jié)構(gòu)，其中插塞覆蓋溝道結(jié)構(gòu)，插塞具有接觸溝道結(jié)構(gòu)的一或多個(gè)導(dǎo)電區(qū)和接觸溝道結(jié)構(gòu)的一或多個(gè)非導(dǎo)電區(qū)，使得插塞為數(shù)據(jù)線與溝道結(jié)構(gòu)之間的分割式接觸件。