[發明專利]半導體元件結構及其制備方法

在審

• 申請號: 202210146632.3
• 申請日: 2022-02-17
• 公開（公告）號: CN115295481A
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 薛宇涵
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

1.一種半導體元件結構，包括：

一井區，設置在一半導體基底中，其中該半導體基底在該井區下方的一區具有一第一導電類型，且該井區具有一第二導電類型，該第二導電類型與該第一導電類型為相反；

一墊氧化物層，設置在該半導體基底上；

一墊氮化物層，設置在該墊氧化物層上；

一第一淺溝隔離結構，穿經該墊氧化物層與該墊氮化物層，并延伸進入該井區中，其中該第一淺溝隔離結構包括：

一第一襯墊，接觸該井區；

一第二襯墊，覆蓋該第一襯墊并接觸該墊氧化物層與該墊氮化物層；

一第三襯墊，覆蓋該第二襯墊，其中該第一襯墊、該第二襯墊與該第三襯墊包含不同材料；以及

一第一溝槽填充層，設置在該第三襯墊上并借由該第三襯墊而與該第二襯墊分隔開。

2.如權利要求1所述的半導體元件結構，其中該第一襯墊將該第二襯墊完全與該井區分隔開。

3.如權利要求1所述的半導體元件結構，其中該第二襯墊的一上表面高于該第一襯墊的一上表面。

4.如權利要求1所述的半導體元件結構，其中該第一襯墊包含氧化硅，該第二襯墊包含氮化物，而該第三襯墊包含氮氧化硅；該第二襯墊與該第一溝槽填充層之間存在一第一蝕刻選擇性，該第三襯墊與該第一溝槽填充層之間存在一第二蝕刻選擇性。

5.如權利要求1所述的半導體元件結構，還包括：

一第二淺溝隔離結構，穿經該墊氧化物層與該墊氮化物層，并延伸到該井區中，其中該第二淺溝隔離結構包括：

一第二溝槽填充層；以及

一第四襯墊，將該第二溝槽填充層與該墊氧化物層、該墊氮化物層以及該井區分隔開。

6.如權利要求5所述的半導體元件結構，其中該第一導電類型為n型，而該第二導電類型為p型，其中該第一淺溝隔離結構的一下表面與該第二淺溝隔離結構的一下表面高于該井區的一下表面。

7.如權利要求5所述的半導體元件結構，其中該第一淺溝隔離結構設置在一陣列區中，而該第二淺溝隔離結構設置在一周圍電路區中。

8.一種半導體元件結構的制備方法，包括：

形成一墊氧化物層在一半導體基底上；

形成一墊氮化物層在該墊氧化物層上；

形成一淺溝槽以穿經該墊氮化物層與該墊氧化物層，并延伸進入該半導體基底中；

形成一第一襯墊在該半導體基底在該淺溝槽中的各側壁以及一下表面上；

形成一第二襯墊在該第一襯墊上；

形成一第三襯墊在該第二襯墊上；

以在該第三襯墊上的一溝槽填充層填滿該淺溝槽一余留部；以及

平坦化該第二襯墊、該第三襯墊以及該溝槽填充層以暴露該墊氮化物層，其中該第一襯墊與該第二襯墊的所述余留部、該第三襯墊以及該溝槽填充層共同形成一淺溝隔離結構在一陣列區中。

9.如權利要求8所述的半導體元件結構的制備方法，其中形成該第二襯墊直接接觸該墊氧化物層的各側壁以及該墊氮化物層的各側壁。

10.如權利要求8所述的半導體元件結構的制備方法，其中該第二襯墊與該溝槽填充層之間存在一第一蝕刻選擇性，該第三襯墊與該溝槽填充層之間存在一第二蝕刻選擇性。

11.如權利要求8所述的半導體元件結構的制備方法，其中在形成該墊氧化物層之前，還包括：

形成一埋入氧化物層在該半導體基底上；以及

形成一硅層在該埋入氧化物層上，其中該淺溝槽穿經該埋入氧化物層與該硅層，其中該第一襯墊的制作技術包含在該硅層與該半導體基底上執行一氧化制程。

12.如權利要求11所述的半導體元件結構的制備方法，其中該第二襯墊的制作技術包含一快速熱氮化制程，而該第三襯墊的制作技術包含一原位蒸汽產生制程。

13.如權利要求8所述的半導體元件結構的制備方法，其中在形成該墊氧化物層之前，還包括形成一井區在該半導體基底中，其中該井區為p型，且該半導體基底在該井區下方的一區為n型，其中在形成該淺溝槽之后，該淺溝槽的一下表面高于該井區的一下表面。