[發(fā)明專(zhuān)利]一種增強(qiáng)型MIS-GaN器件

在審

• 申請(qǐng)?zhí)枺?/td>: 202210146339.7
• 申請(qǐng)日: 2022-02-17
• 公開(kāi)（公告）號(hào): CN114520262A
• 公開(kāi)（公告）日: 2022-05-20
• 發(fā)明（設(shè)計(jì)）人: 易波
• 申請(qǐng)（專(zhuān)利權(quán)）人: 電子科技大學(xué)
• 主分類(lèi)號(hào): H01L29/423
• 分類(lèi)號(hào): H01L29/423;H01L29/78
• 代理公司: 電子科技大學(xué)專(zhuān)利中心 51203
• 代理人: 甘茂

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，具體提供一種增強(qiáng)型MIS?GaN器件，用于解決現(xiàn)有增強(qiáng)型GaN器件存在的如閾值電壓低、柵壓擺幅窄、柵極漏電大、閾值電壓受p?GaN或p?AlGa N摻雜濃度影響等諸多問(wèn)題。本發(fā)明利用寬禁帶P型或N型半導(dǎo)體耗盡其下方的高濃度二維電子氣，同時(shí)，在寬禁帶半導(dǎo)體上設(shè)置介質(zhì)層、介質(zhì)層上設(shè)置金屬柵電極，從而形成寬禁帶半導(dǎo)體層/絕緣介質(zhì)層/金屬柵極的三層特殊MIS結(jié)構(gòu)；基于該特殊MIS結(jié)構(gòu)，使得本發(fā)明增強(qiáng)型MIS?GaN器件具有閾值電壓高、柵壓擺幅大、柵極漏電低、溝道比導(dǎo)通電阻小、閾值電壓一致性高、工藝簡(jiǎn)單等優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及高壓縱向/橫向半導(dǎo)體器件，具體提供一種增強(qiáng)型MIS-GaN器件。

背景技術(shù)

GaN器件作為三代半導(dǎo)體器件，其固有的物理性質(zhì)使其非常適合高頻、高功率等應(yīng)用；增強(qiáng)型GaN器件在電力電子應(yīng)用中可以省掉保護(hù)電路、提高系統(tǒng)可靠性等，所以一直是研究的重點(diǎn)。

傳統(tǒng)的增強(qiáng)型橫向GaN器件主要包括p-GaN柵或者p-AlGaN柵增強(qiáng)型HEMT器件、Recess-gate HEMT以及采用氟離子注入的HEMT。其中，p-GaN柵或者p-AlGaN柵增強(qiáng)型HEMT器件是利用p-GaN或者p-AlGaN來(lái)耗盡溝道處的二維電子氣，如文獻(xiàn)“Y.Uemotoet al.,“Gate injection transistor(GIT)—A normally-off AlGaN/GaN power transistorusing conductivity modulation,”IEEETrans.Electron Devices,vol.54,no.12,pp.3393–3399,Dec.2007.”中所述，其結(jié)構(gòu)如圖1所示；但是該結(jié)構(gòu)的閾值電壓極限～3V，常見(jiàn)的在1V，閾值電壓越高，溝道二維電子氣越低，導(dǎo)通電阻顯著增高；此外，p-GaN或者p-AlGaN與勢(shì)壘層形成的PN二極管在柵壓～3V時(shí)將導(dǎo)通，從而引入很大的柵電流，增加驅(qū)動(dòng)損耗，上述特性限制了柵壓擺幅，一般不超過(guò)5V；而且1V左右的閾值電壓在器件關(guān)斷、柵極波形震蕩時(shí)容易導(dǎo)致器件誤開(kāi)啟，從而對(duì)驅(qū)動(dòng)電路提出了極大的設(shè)計(jì)要求。Recessed-gateHEMT是通過(guò)將柵介質(zhì)下面的勢(shì)壘層刻蝕掉一部分(剩余厚度d)，如文獻(xiàn)“Y.Zhao,et al.,“Effects of recess depths on performance of AlGaN/GaN power MIS-HEMTs on theSi substrates and threshold voltage model of different recess depths for theusing HfO2 gate insulator,”Solid-State Electronics,2020,163:107649.”中所述，其結(jié)構(gòu)如圖2所示，此結(jié)構(gòu)可降低溝道處二維電子氣濃度，從而實(shí)現(xiàn)增強(qiáng)型器件，但是溝道極化強(qiáng)度的降低，增加了比導(dǎo)通電阻；此外，該器件的閾值電壓隨著溝道柵介質(zhì)下保留的勢(shì)壘層的厚度的降低而增加，一般也在1V-2V左右，而且當(dāng)保留的勢(shì)壘層減薄到幾nm時(shí)，隨著溝道的破壞，溝道內(nèi)的電子遷移率極大地降低，導(dǎo)致比導(dǎo)通電阻成倍的增加；特別是在溝道下的勢(shì)壘層被完全刻蝕掉后，雖然此時(shí)的閾值電壓可以達(dá)到4V，但此時(shí)的導(dǎo)通電阻已增大了好幾倍；并且，通過(guò)刻蝕保留的厚度d精度非常難控制，顯著影響wafer上的器件的閾值電壓均一性。采用氟離子注入柵極溝道下方的MIS-HEMT結(jié)構(gòu)也可以實(shí)現(xiàn)增強(qiáng)型器件，但是該結(jié)構(gòu)的閾值電壓一般很低，接近0V，開(kāi)關(guān)過(guò)程容易誤開(kāi)啟，不利于器件安全工作。