[發明專利]一種半導體元件及其制備方法在審
| 申請號: | 202210138082.0 | 申請日: | 2022-02-15 |
| 公開(公告)號: | CN114497226A | 公開(公告)日: | 2022-05-13 |
| 發明(設計)人: | 羅志云;王飛;潘夢瑜 | 申請(專利權)人: | 恒泰柯半導體(上海)有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/49;H01L29/45;H01L21/336 |
| 代理公司: | 北京品源專利代理有限公司 11332 | 代理人: | 蘇舒音 |
| 地址: | 201210 上海市浦東新區中國(*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 半導體 元件 及其 制備 方法 | ||
1.一種半導體元件,其特征在于,包括:
襯底;
外延層,位于所述襯底的一側,所述外延層遠離所述襯底的一側包括溝槽;
氧化層,位于所述溝槽內;
柵極多晶硅層和源極多晶硅層,均內嵌于所述氧化層中;所述柵極多晶硅層和所述源極多晶硅層之間以所述氧化層隔開,所述氧化層至少暴露所述柵極多晶硅層的遠離所述襯底的表面;
體區和源區,均形成于所述外延層的遠離所述襯底的一端中;所述體區和所述源區均位于所述柵極多晶硅層的左右兩側;相對于所述源區,所述體區位于所述源區靠近所述襯底的一側;
源極電極,位于所述體區遠離所述襯底的一側,并與所述源區以及所述源極多晶硅層電連接;
其中,所述源極多晶硅層包括至少兩層源極多晶硅子層,至少兩層的源極多晶硅子層沿垂直于襯底的方向層疊設置;所述柵極多晶硅層的摻雜離子的類型與每一源極多晶硅子層的摻雜離子的類型相反,并且,靠近溝槽底部的源極多晶硅子層摻雜離子的濃度低于遠離溝槽底部的源極多晶硅子層摻雜離子的濃度。
2.根據權利要求1所述的半導體元件,其特征在于,同一源極多晶硅子層中的摻雜離子的濃度相同。
3.根據權利要求1所述的半導體元件,其特征在于,同一源極多晶硅子層中的摻雜離子的濃度呈梯度分布,并且摻雜離子的濃度與摻雜位置相對溝槽底部的高度正相關。
4.根據權利要求1所述的半導體元件,其特征在于,
所述襯底、所述外延層、所述源區和所述柵極多晶硅層的摻雜離子的類型均為P型;所述體區和所述源極多晶硅層的摻雜離子的類型均為N型;
或者,所述襯底、所述外延層、所述源區和所述柵極多晶硅層的摻雜離子的類型均為N型;所述體區和所述源極多晶硅層的摻雜離子的類型為P型。
5.根據權利要求1所述的半導體元件,其特征在于,所述柵極多晶硅層位于所述源極多晶硅層遠離所述襯底的一側;
所述柵極多晶硅層與所述溝槽之間的所述氧化層為第一氧化層;
所述柵極多晶硅層與所述源極多晶硅層之間的所述氧化層為中間氧化層;
所述源極多晶硅層與所述溝槽之間的所述氧化層為第二氧化層;
其中,所述中間氧化層和所述第一氧化層一體成型。
6.根據權利要求1所述的半導體元件,其特征在于,所述柵極多晶硅層環繞所述源極多晶硅層;
所述氧化層暴露所述柵極多晶硅層的遠離所述襯底的表面和所述源極多晶硅層的遠離所述襯底的表面;所述柵極多晶硅層的遠離所述襯底的表面與所述源極多晶硅層的遠離所述襯底的表面齊平;所述柵極多晶硅層靠近所述襯底的表面與所述溝槽的底部之間的距離,小于所述源極多晶硅層靠近所述襯底的表面與所述溝槽的底部之間的距離;
所述柵極多晶硅層與所述溝槽之間的所述氧化層為第一氧化層;
所述柵極多晶硅層與所述源極多晶硅層之間的所述氧化層為中間氧化層;
所述源極多晶硅層與所述溝槽之間的所述氧化層為第二氧化層;
其中,所述第一氧化層、所述中間氧化層和所述第二氧化層一體成型。
7.根據權利要求1所述的半導體元件,其特征在于,還包括:漏極電極,所述漏極電極位于所述襯底遠離所述外延層的一側并與所述襯底電連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于恒泰柯半導體(上海)有限公司,未經恒泰柯半導體(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210138082.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





