[發明專利]一種半導體結構及其制造方法

在審

• 申請號: 202210126415.8
• 申請日: 2022-02-10
• 公開（公告）號: CN114496903A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 嵇彤;葉甜春;朱紀軍;李彬鴻;羅軍;趙杰;許靜;許濱濱;王國慶
• 申請（專利權）人: 廣東省大灣區集成電路與系統應用研究院;澳芯集成電路技術（廣東）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8238;H01L27/092
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 柳虹

1.一種半導體器件的制造方法，其特征在于，包括：

提供襯底結構，所述襯底結構包括硅襯底、所述硅襯底上的埋氧化層和所述埋氧化層上的半導體層；

在所述襯底結構中形成隔離結構；所述隔離結構至少貫穿所述半導體層；

形成覆蓋所述半導體層和所述隔離結構的覆蓋層；

對所述覆蓋層、半導體層和所述埋氧化層進行刻蝕得到刻蝕槽；所述刻蝕槽暴露所述硅襯底；所述刻蝕槽的側壁為所述隔離結構的側壁，或所述刻蝕槽的側壁包括所述埋氧化層的側壁和所述隔離結構的側壁；

在所述刻蝕槽中選擇性外延生長半導體材料，以形成半導體結構；去除所述覆蓋層。

2.根據權利要求1所述的方法，其特征在于，所述隔離結構為局部硅氧化隔離，所述刻蝕槽的側壁包括所述埋氧化層的側壁和所述埋氧化層上方的所述隔離結構的側壁，所述在所述襯底結構中形成隔離結構，包括：

對所述半導體層進行部分區域的熱氧化，形成隔離半導體層的隔離結構。

3.根據權利要求2所述的方法，其特征在于，所述對所述半導體層進行部分區域的熱氧化，包括：

在所述襯底上形成硬掩模層，對所述硬掩模層進行圖案化，以暴露隔離區的襯底結構；

以圖案化的硬掩模層為掩蔽對所述襯底結構進行熱氧生長形成氧化層。

4.根據權利要求1所述的方法，其特征在于，所述隔離結構為淺溝槽隔離，所述刻蝕槽的側壁包括所述隔離結構的側壁，所述在所述襯底結構中形成隔離結構，包括：

對所述半導體層、所述埋氧化層和所述襯底結構進行刻蝕，以形成貫穿所述半導體層和所述埋氧化層，且部分貫穿所述襯底結構的隔離溝槽；

在所述隔離溝槽中填充介質材料，形成隔離結構。

5.根據權利要求4所述的方法，其特征在于，所述對所述半導體層、所述埋氧化層和所述襯底結構進行刻蝕，包括：

在所述襯底上形成硬掩模層，對所述硬掩模層進行圖案化，以暴露隔離區的襯底結構；

以圖案化的硬掩模層為掩蔽對所述半導體層、所述埋氧化層和所述襯底結構進行刻蝕。

6.根據權利要求3或5所述的方法，其特征在于，所述硬掩模層的材料為氮化硅，或所述硬掩模層為墊氧化層和氮化硅層的疊層。

7.根據權利要求1-5任一項所述的方法，其特征在于，對相鄰的兩個隔離結構之間的所述覆蓋層、半導體層和所述埋氧化層進行刻蝕得到刻蝕槽時，還對所述隔離結構進行部分刻蝕。

8.根據權利要求4或5所述的方法，其特征在于，所述埋氧化層的材料為氧化硅，所述隔離結構的材料為氧化硅。

9.一種半導體器件，其特征在于，包括：

襯底結構，所述襯底結構包括硅襯底、所述硅襯底上的埋氧化層和所述埋氧化層上的半導體層；

在所述襯底結構中的隔離結構，所述隔離結構至少貫穿所述半導體層；

位于相鄰的兩個隔離結構之間的半導體結構；所述半導體結構貫穿所述半導體層和所述埋氧化層；所述半導體結構的全部側壁與所述隔離結構的側壁接觸，或所述半導體結構的一部分側壁與所述隔離結構的側壁接觸，另一部分側壁與所述埋氧化層的側壁接觸。

10.根據權利要求9所述的半導體器件，其特征在于，所述隔離結構為局部硅氧化隔離或淺溝槽隔離。