[發明專利]一種基于FPGA的高速Delay-FxLMS濾波器設計方法

在審

• 申請號: 202210121800.3
• 申請日: 2022-02-09
• 公開（公告）號: CN114520643A
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 袁軍;袁財政;孟祥勝;趙強;李軍;王巍;王冠宇;李勤
• 申請（專利權）人: 重慶郵電大學
• 主分類號: H03H21/00
• 分類號: H03H21/00
• 代理公司: 重慶市恒信知識產權代理有限公司 50102
• 代理人: 劉小紅

1.一種基于FPGA的高速Delay-FxLMS濾波器設計方法，其特征在于，包括以下步驟：

首先進行DF-DFxLMS直接型延遲濾波-X最小均方算法濾波器設計，DF-DFxLMS濾波器用于音頻主動降噪；然后進行TF-RDFxLMS轉置型重定時濾波-X最小均方算法濾波器設計，TF-RDFxLMS濾波器用于高吞吐量實現音頻主動降噪；最后進行HS-TF-RDFxLMS硬件共享轉置形式重定時濾波-X最小均方算法濾波器設計，HS-TF-RDFxLMS濾波器用于低功耗和硬件復雜度實現音頻主動降噪。

2.根據權利要求1所述的一種基于FPGA的高速Delay-FxLMS濾波器設計方法，其特征在于，所述DF-DFxLMS濾波器具體包括：

第一自適應濾波模塊，用于實現用于實現N個權值系數與N個輸入信號乘法運算，DF-DFxLMS濾波器迭代運算公式是y(n)＝X(n)W^T(n)；y(n)、X(n)、W(n)分別表示為自適應濾波器輸出、輸入參考信號、濾波器系數向量；

第一誤差計算模塊，用于實現輸出信號與噪聲信號減法運算，DF-DFxLMS濾波器誤差計算迭代運算公式是e(n-m)＝d(n-m)-y_s(n-m)；e(n-m)、d(n-m)、y_s(n-m)分別表示延遲誤差信號、延遲噪聲信號、延遲輸出信號；n、m分別表示變量、延遲量；

第一權值更新模塊，由N個進位加法器組成，用來更新N個權值系數，DF-DFxLMS濾波器權值更新迭代運算公式是

W(n+1)＝W(n)-2μe(n-m)x′(n-m)

μ、x′(n-m)分別步長因子、延遲次級路徑信號；

第一次級路徑模塊，采用LMS算法FIR濾波器進行模型的自適應辨識，來修正LMS算法的誤差梯度估計值，DF-DFxLMS濾波器次級路徑迭代運算公式是X'(n)＝s(n)*X(n)；

其中s(n)表示次級信號，*表示卷積運算，X'(n)表示濾波后的輸入信號。

3.根據權利要求1或2所述的一種基于FPGA的高速Delay-FxLMS濾波器設計方法，其特征在于，所述TF-RDFxLMS濾波器，為了減小自適應濾波器中寄存器數量，同時最小化重定時電路中的時鐘周期，將寄存器最小化應用到電路設計中；

在重定時中實現節點V的輸出邊所需要的寄存器數目關系式為：

w_r(e)表示重定時后的圖G_r中邊e的數量，Rv、V分別表示在重定時中實現節點V的輸出邊所需要的寄存器數目、節點；

在重定時后的電路中，總寄存器的代價關系式為：

COST＝∑Rv。

4.根據權利要求3所述的一種基于FPGA的高速Delay-FxLMS濾波器設計方法，其特征在于，所述重定時電路，將一個電路G映射到一個重定時的電路G_r，邊的權重計算關系式為：

w_r(e)＝w(e)+r(V)-r(U)

其中r(V)是圖中每個節點v的值，w(e)是原始圖G中邊的e的權重，w_r(e)是重定時后的圖G_r中邊e的數量；

對于重定時圖的可行性來說，w_r(e)≥0對于G_r中的所有邊e都是必須保持成立的；令e_1,2代表從G₁到G₂的一條邊，而e_2,1代表從G₂到G₁的一條邊；

從G₁到G₂的每條邊都增加k個延時為：

類似地，從從G₁到G₂的每條邊e_2,1都減去k個延時為：

將上述過程結合起來并考慮割集的所有邊可得：

其中k是重定時電路中延時量，取值范圍是0≤k≤1。