[發明專利]半導體器件和半導體器件的制造方法

在審

• 申請號: 202210111341.0
• 申請日: 2022-01-29
• 公開（公告）號: CN114864528A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 周安樂;王飛瑩;李家誠;王志偉
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L23/49
• 分類號: H01L23/49;H01L25/07;H01L23/31
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 李彥伯;龍濤峰

本發明涉及一種半導體器件以及制造半導體器件的方法，該半導體器件包括例如GaN HEMT管芯的第一管芯，以及例如MOSFET管芯的第二管芯，第二管芯位于第一管芯的頂部。使用管芯附接粘合劑來附接第二管芯。半導體器件還包括沉積在半導體器件頂部上的密封劑，該密封劑覆蓋第一管芯和第二管芯。在密封劑內形成金屬化導通孔，其中，金屬化導通孔布置成將第一管芯的端子和第二管芯的端子分布到半導體器件的頂面。

技術領域

本發明涉及一種包括以共源共柵(級聯)(cascode)構造定位的兩個管芯(die)的半導體器件。本發明還涉及一種半導體器件的制造方法。

背景技術

本領域已知的WBG(寬帶隙)器件為常開型，例如碳化硅(SiC)結柵場效應晶體管(JFET)、耗盡型氮化鎵(GaN)高電子遷移率晶體管(HEMT)等。為了確保安全運行，硅金屬氧化物半導體場效應晶體管(MOSFET)器件通常以共源共柵的方式與WBG器件連接，以使WBG器件處于常關運行模式。所述共源共柵可以構建為并排構造或堆疊管芯構造。

通常，如本領域已知的，堆疊管芯構造提供某些優點，例如：

-簡化的管芯附接互連方案，

-由于器件的直接連接而具有更好的源漏導通電阻(Rdson)，

-不需要直接覆銅(DBC)基板，以及

-更多的空間可以用于容納更大的電力管芯(功率管芯)。

圖1a和圖1b分別示出了并排構造和堆疊管芯構造的已知示例。

已知GaN HEMT器件被級聯(cascoded)至各種封裝類型中。

本領域中還已知的是，對于典型的電力(功率)模塊結構，通常使用多個裸管芯來代替分立封裝，以便在模塊基板上的有限區域內實現更靈活和更有效的布局。為了進一步增強性能和減小尺寸，堆疊管芯是發展趨勢。然而，直接供應堆疊管芯將造成包括已知合格芯片(KGD)問題的許多技術挑戰。

在專利US9721944B2中對一種已知的半導體器件進行描述。在此專利中公開了一種外部互連的管芯焊盤結構。

如圖2所示，通過將高壓常開雙極開關芯片和低壓常關FET芯片并排管芯安裝在金屬化陶瓷基板板上來實現混合半導體雙極開關。通過引線結合來實現芯片之間的連接和與基板的連接。陶瓷材料可以是例如氮化鋁、氧化鋁、氮化硅或類似材料。陶瓷板上的金屬化部可以是例如直接覆銅(DBC)、活性釬焊銅(ABC)、鉬基合金等，該金屬化部中的任何一種可以與鈦、鎢、鎳、鉑和/或金涂層組合，以便于管芯附接和/或防止各種金屬化層的相互擴散和氧化。類似地，可以將各種涂層覆蓋在附接和/或結合該各種涂層的半導體芯片上。

還可以通過將低壓常關FET芯片直接安裝至高壓常開雙極開關芯片的結合焊盤上使混合開關實現為“堆疊”器件。圖2是這種器件的示例的截面圖。如圖2所示，常開雙極開關芯片301具有用于低電壓、高電流連接的結合焊盤305。結合焊盤305與芯片301上的IGBT的發射極連接。芯片301使用諸如焊料或導電粘合劑等管芯附接材料302附接至金屬表面310。金屬表面310部分地是絕緣陶瓷板或引線框架。利用管芯附接材料304將低電壓常關FET芯片306安裝至結合焊盤305上。FET芯片306的柵極端子309用于堆疊共源共柵部200的柵極控制。經由互連件307使FET芯片306的源極端子308與常開雙極開關芯片301的柵極端子303連接。在本構造中，常開雙極開關301和低壓常關開關306之間的高電流互連件的寄生串聯電阻和電感將得到最小化，從而在高di/dt和dv/dt條件下切換期間，減少不期望的電壓過沖。

發明內容

各個示例性實施例針對如上所述的缺點和/或從以下公開中可以變得顯而易見的其它缺點。