[發明專利]形成微電子裝置的方法和相關微電子裝置、存儲器裝置和電子系統

在審

• 申請號: 202210094004.5
• 申請日: 2022-01-26
• 公開（公告）號: CN114823496A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: N·考希克;S·古普塔;P·夏爾馬;劉海濤
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/528;H01L27/11548;H01L27/11556
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種形成微電子裝置的方法，其包括：

形成包括布置成層次的豎直交替的絕緣結構以及導電結構的堆疊結構，所述層次中的每一個個別地包括所述絕緣結構中的一個以及所述導電結構中的一個；

在所述堆疊結構之上形成犧牲材料；

形成豎直延伸穿過所述堆疊結構以及所述犧牲材料的柱結構；

在所述柱結構的上部部分內形成導電插塞結構；

形成豎直延伸穿過所述堆疊結構以及所述犧牲材料的狹槽；

至少部分地去除所述犧牲材料以形成水平插入在所述導電插塞結構之間的開口；以及

在所述開口內形成低K介電材料。

2.根據權利要求1所述的方法，其進一步包括在至少部分地去除所述犧牲材料前在所述犧牲材料的暴露表面上方形成封蓋材料。

3.根據權利要求1或權利要求2所述的方法，其中形成所述低K介電材料包括形成所述低K介電材料以大體上在橫向相鄰的柱結構之間延伸且大體上在所述導電插塞結構的高程層級處包圍個別柱結構。

4.根據權利要求1或權利要求2所述的方法，其進一步包括選擇所述低K介電材料以包括SiO_xC_y、SiO_xN_y、SiC_xO_yH_z以及SiO_xC_yN_z中的一或多種。

5.根據權利要求1或權利要求2所述的方法，其進一步包括形成橫向鄰近于所述低K介電材料且在所述堆疊結構的所述導電結構中的至少一些的水平邊界內的氣隙。

6.根據權利要求5所述的方法，其中形成所述氣隙包括形成接近于所述狹槽的所述低K介電材料的面包蓬松(breadloafing)區以密封所述開口。

7.根據權利要求1或權利要求2所述的方法，其進一步包括：

形成位于所述堆疊結構之上且可操作地耦合到所述柱結構的導電線；

形成耦合到所述導電線的互連結構；以及

在所述互連結構與所述導電插塞結構之間形成接觸結構。

8.根據權利要求1或權利要求2所述的方法，其中形成所述導電插塞結構包括將所述導電插塞結構的最下部表面定位在所述堆疊結構的最上部導電結構的上部表面上方的高程平面處。

9.根據權利要求1或權利要求2所述的方法，其中形成所述堆疊結構包括在豎直鄰近的絕緣結構之間形成高k介電材料且在所述高k介電材料與所述導電結構之間形成導電襯里材料，所述低K介電材料直接實體地接觸所述高k介電材料以及所述導電襯里材料中的一或多個。

10.一種微電子裝置，其包括：

柱結構，其豎直延伸穿過布置成層次的豎直交替的絕緣結構以及導電結構的堆疊結構，所述層次中的每一個個別地包括所述絕緣結構中的一個以及所述導電結構中的一個；

導電線，其位于所述堆疊結構之上且耦合到所述柱結構；

導電插塞結構，其位于所述柱結構的上部部分內，所述導電插塞結構耦合到所述導電線以及所述柱結構；以及

低K介電材料，其水平插入在彼此水平相鄰的至少兩個導電插塞結構之間。

11.根據權利要求10所述的微電子裝置，其進一步包括水平位于所述柱結構之間且直接豎直上覆于所述低K介電材料的氮化物結構。

12.根據權利要求10或權利要求11所述的微電子裝置，其進一步包括橫向位于所述至少兩個導電插塞結構之間的氣隙，所述氣隙將所述低K介電材料與所述柱結構分離，且在與所述導電線的至少一部分的直接豎直對準內。