[發明專利]字線電壓產生電路及存儲器

在審

• 申請號: 202210093520.6
• 申請日: 2022-01-26
• 公開（公告）號: CN114429779A
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 馬繼榮
• 申請（專利權）人: 北京紫光青藤微系統有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G11C16/08;G11C16/12;G11C16/14;G11C5/14
• 代理公司: 北京康盛知識產權代理有限公司 11331
• 代理人: 陶俊潔

1.一種字線電壓產生電路，其特征在于，包括：

電壓源產生電路，用于提供電壓源；

緩沖電路，一端與所述電壓源產生電路的一端電連接，所述緩沖電路用于根據所述電壓源生成緩沖電壓；

擦寫編程控制電壓及產生電路，一端連接所述緩沖電路的另一端，所述擦寫編程控制電壓及產生電路的另一端連接所述電壓源產生電路的另一端，所述擦寫編程控制電壓及產生電路用于在擦除使能信號為高電平的情況下，根據所述緩沖電壓的驅動生成第一未選中字線電壓，在編程信號為高電平的情況下，根據所述電壓源的驅動生成第一選中字線電壓。

2.根據權利要求1所述的字線電壓產生電路，其特征在于，所述電壓源產生電路包括：

運算放大器，負輸入端連接參考電壓，所述運算放大器的正輸入端連接第一電阻的一端和第二電阻的第一端，所述運算放大器的輸出端連接第一PMOS管的柵極和第一電容的上極板；

所述第一PMOS管，源極連接第一電源，所述第一PMOS管的漏極分別連接所述緩沖電路和所述擦寫編程控制電壓及產生電路；

所述第一電容，下極板連接所述第一PMOS管的漏極；

所述第一電阻，另一端連接所述第一PMOS管的漏極；

邏輯控制電路，一端連接所述擦除使能信號，所述邏輯控制電路的另一端連接所述第二電阻的第二端，所述邏輯控制電路用于在所述擦除使能信號為高電平的情況下，調低所述第二電阻的阻值；

所述第二電阻，第三端接地。

3.根據權利要求1所述的字線電壓產生電路，其特征在于，所述緩沖電路包括：

第一NMOS管，柵極分別連接所述電壓源產生電路和所述擦寫編程控制電壓及產生電路的一端，所述第一NMOS管的源極連接第一電源，所述第一NMOS管的漏極分別連接第三電阻的一端和所述擦寫編程控制電壓及產生電路的另一端；

第三電阻，另一端接地。

4.根據權利要求1所述的字線電壓產生電路，其特征在于，所述擦寫編程控制電壓及產生電路包括：

未選中字線電壓產生電路，連接所述緩沖電路，所述未選中字線電壓產生電路在擦除使能信號為高電平的情況下，根據所述緩沖電壓的驅動生成第一未選中字線電壓，在擦除使能信號為低電平的情況下，生成第二未選中字線電壓；

選中字線電壓產生電路，連接所述電壓源產生電路，所述選中字線電壓產生電路在編程使能信號為高電平的情況下，根據所述電壓源的驅動生成第一選中字線電壓；在編程使能信號為低電平的情況下，生成第二選中字線電壓。

5.根據權利要求4所述的字線電壓產生電路，其特征在于，所述未選中字線電壓產生電路包括：

第一傳輸門，第一控制端連接所述擦除使能信號，所述第一傳輸門的輸入端連接所述緩沖電路，所述第一傳輸門的第二控制端分別連接第一反相器的輸出端和第二傳輸門的第一控制端，所述第一傳輸門的輸出端連接所述第二傳輸門的輸出端；

所述第二傳輸門，第二控制端連接所述使能控制信號，所述第二傳輸門的輸入端接地；

第一反相器，輸入端連接所述使能控制信號。

6.根據權利要求5所述的字線電壓產生電路，其特征在于，所述第一傳輸門包括：

第二NMOS管，柵極連接所述擦除使能信號，所述第二NMOS管的漏極分別連接第二PMOS管的源極和所述緩沖電路，所述第二NMOS管的源極分別連接所述第二PMOS管的漏極和所述第二傳輸門的輸出端；

所述第二PMOS管，柵極分別連接第一反相器的輸出端和所述第二傳輸門的第一控制端。

7.根據權利要求5所述的字線電壓產生電路，其特征在于，所述第二傳輸門包括：

第三NMOS管，柵極分別連接所述第一反相器的輸出端和所述第一傳輸門的第二控制端，所述第三NMOS管的源極分別連接第三PMOS管的漏極和所述第一傳輸門的輸出端，所述第三NMOS管的漏極接地；

所述第三PMOS管，柵極分別連接所述第一反相器的輸入端和所述擦除使能信號，所述第三PMOS管的源極接地。