[發明專利]半導體器件及其制造方法在審
| 申請號: | 202210084499.3 | 申請日: | 2022-01-25 |
| 公開(公告)號: | CN114551352A | 公開(公告)日: | 2022-05-27 |
| 發明(設計)人: | 江國誠;陳燕銘;鄭嶸健;王志豪;程冠倫 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L27/088 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
1.一種制造半導體器件的方法,包括:
在半導體襯底的正面形成第一類型外延層與第二類型外延層的堆疊件,所述第一類型外延層與所述第二類型外延層具有不同的材料組分,所述第一類型外延層與第二類型外延層在豎直方向上交替設置;
對所述堆疊件進行圖案化以形成鰭狀結構;
在所述鰭狀結構的側壁上沉積介電層;
使所述介電層凹陷以暴露所述鰭狀結構的頂部部分,其中,凹陷的所述介電層的頂面位于所述堆疊件的底面上方;
在所述鰭狀結構的所述頂部部分上方形成柵極結構;
從所述半導體襯底的背面蝕刻所述半導體襯底,從而在所述介電層之間形成溝槽,所述溝槽暴露所述堆疊件的所述底面;以及
穿過所述溝槽蝕刻至少最底第一類型外延層和最底第二類型外延層。
2.根據權利要求1所述的方法,其中,所述最底第一類型外延層位于所述最底第二類型外延層下方,并且其中,凹陷的所述介電層的所述頂面位于所述最底第一類型外延層的頂面上方。
3.根據權利要求2所述的方法,其中,凹陷的所述介電層的所述頂面位于所述最底第二類型外延層的頂面下方。
4.根據權利要求1所述的方法,其中,所述柵極結構是金屬柵極結構,并且其中,所述蝕刻至少所述最底第一類型外延層和所述最底第二類型外延層在所述形成所述柵極結構之后發生。
5.根據權利要求1所述的方法,還包括:
在所述形成所述柵極結構之前,從所述鰭狀結構的所述頂部部分去除所述第一類型外延層,
其中,在所述形成所述柵極結構之后,所述柵極結構在所述鰭狀結構的所述頂部部分中環繞所述第二類型外延層。
6.根據權利要求1所述的方法,其中,在所述形成所述柵極結構之后,所述最底第二類型外延層具有與所述柵極結構交接的頂面和與所述最底第一類型外延層交接的底面。
7.根據權利要求1所述的方法,其中,所述蝕刻至少所述最底第一類型外延層和所述最底第二類型外延層包括從所述溝槽完全去除所述最底第一類型外延層并部分去除所述最底第二類型外延層。
8.根據權利要求1所述的方法,其中,所述蝕刻至少所述最底第一類型外延層和所述最底第二類型外延層包括蝕刻多個第二類型外延層。
9.一種制造半導體器件的方法,包括:
在襯底的第一區上方形成第一多個溝道構件,所述第一多個溝道構件豎直堆疊;
在襯底的第二區上方形成第二多個溝道構件,所述第二多個溝道構件豎直堆疊;
在所述第一區和所述第二區中形成隔離部件,其中,所述隔離部件的頂面在所述第二區中高于在所述第一區中,使得所述第二多個溝道部件的部分在所述第二區中位于所述隔離部件的所述頂面下方;
形成與所述第一多個溝道構件接合的第一柵極結構,從而在所述第一區中形成第一晶體管;
形成與所述第二多個溝道構件接合的第二柵極結構,從而在所述第二區中形成第二晶體管;以及
從所述第二區去除所述第二多個溝道構件的所述部分,使得所述第一晶體管中的所述第一多個溝道構件的數量大于所述第二晶體管中的所述第二多個溝道構件的數量。
10.一種半導體器件,包括:
第一柵極結構,與第一多個溝道構件接合;
第二柵極結構,與第二多個溝道構件接合;
第一背面介電部件,直接設置在所述第一柵極結構下方;以及
第二背面介電部件,直接設置在所述第二柵極結構下方,
其中,所述第一多個溝道構件的數量大于所述第二多個溝道構件的數量。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210084499.3/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





